一种车用高边智能功率开关电路的研制

介绍了一种汽车用高边智能功率开关电路的工作原理。对该电路所涉及的功率ＶＤＭＯＳ器件、隔离技术及ＣＭＯＳ／ＶＤＭＯＳ兼容工艺设计进行了详细分析，最后给出了实验结果。     

快速低阻功率开关MOSFET

飞利浦半导体公司开发了一种具有极低开态电阻和额定电压为２００Ｖ的功率ＭＯＳ－ＦＥＴ器件。这种“硅ＭＡＸ”器件采用沟槽ＭＯＳ工艺,兼有大功耗和快速开关速度的性能,其１００－２００Ｖ的额定电压来源于ＤＭＯＳ功率ＭＯＳＦＥＴ。这种新器件在开关型功率源,ＤＣ／ＤＣ转换器以及负载开关应用方面,特别具有吸引力。 新的功率ＭＯＳＦＥＴ的低开态电阻是利用大量制作在硅芯片上的小ＭＯＳＦＥＴ单元并联获得的。在给定硅片上,由于减小了单元的尺寸,增加了单元了数目,从而降低了开态电阻。但单元间距离变近,使单元之间产生相互…     

一种智能功率集成电路隔离技术

本文介绍一种智能功率集成电路（高边ＣＭＯＳ模拟开关）的隔离技术。对除开关管ＶＤＭＯＳ管以外的器件采用自隔离技术，ＶＤＭＯＳ管不是自隔离的。衬底电势的变化易引起电路闭锁，采用浮阱技术来防止电路闭锁。     

一种双扩散p阱nMOS器件新结构

本文介绍了一种适用于ＶＤＭＯＳ功率集成电路的双扩散ｐ阱ｎＭＯＳ器件新结构，该结构具有与ＶＤＭＯＳ工艺完全兼容和加工工艺简单的特点。利用这种结构可实现ｎＭＯＳ处理电路与衬底间的ｐｎ结隔离，并且隔离电压接近ＶＤＭＯＳ管的耐压。通过调节源、漏扩散窗口间距，可以在小范围内调整ｎＭＯＳ管的阈值电压。这种双扩散ｎＭＯＳ器件结构，特别适合于制作单驱动器件的ＭＯＳ功率集成电路。     

SiC器件──物理与数值模拟

从文献中摘出了６Ｈ碳化硅（６Ｈ～ＳｉＣ）的重要材料参数并应用到２－Ｄ器件模拟程序ＰＩＳＣＥＳ和ＢＲＥＡＫＤＯＷＮ及１－Ｄ程序ＯＳＳＩ中。６Ｈ－ＳｉＣｐ－ｎ结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达１０００Ｋ温度下应用的可能性。６Ｈ－ＳｉＣ１２００Ｖｐ－ｎ￣（－）－ｎ￣（＋）二极管与相应硅（Ｓｉ）二极管的比较说明６Ｈ－ＳｉＣ二极管开关性能较高，同时由于６Ｈ－ＳｉＣ　ｐ－ｎ结内建电压较高，其正向功率损耗比Ｓｉ略高。这种缺点可用６Ｈ－ＳｉＣ肖特基二极管克服。Ｓｉ、３Ｃ－ＳｉＣ和６Ｈ－ＳｉＣ垂直功率ＭＯＳＦＥＴ的开态电阻通过解析计算进行了比较。在室温下，这种ＳｉＣＭＯＳＦＥＴ的开态电阻低于０．１Ωｃｍ￣２，可在高达５０００Ｖ阻塞能力下工作，而ＳｉＭＯＳＦＥＴ则限于５００Ｖ以下。这一点通过用ＰＩＳＣＥＳ计算６Ｈ－ＳｉＣ１２００ＶＭＯＳ－ＦＥＴ的特性得以验证。在低于２００Ｖ的电压区，由于硅的迁移率较高且阈值电压较低，故性能更优良。在上述的６Ｈ－ＳｉＣＭＯＳＦＥＴ的栅氧化层和用于钝化平面结的场板氧化层中存在着大约４×１０￣６Ｖ／ｃｍ的电场。为了研究ＳｉＣ器件的高频性能，提出了６Ｈ－ＳｉＣ发射极的异质双极晶体管?     

VDMOS场效应晶体管及其应用

ＶＤＭＯＳ场效应晶体管是功率器件中的一种新兴器件，它的应用领域相当广泛，可以说绝大部分用三极管的地方都可以用ＶＤＭＯＳ管取代。文章就ＶＤＭＯＳ场效应晶体管的基本特性、应用基础等作了介绍；最后介绍了笔者应用过的几种典型ＶＤＭＯＳ电路。     

飞兆半导体推出新型MOSFET

飞兆半导体公司 (ＦａｉｒｃｈｉｌｄＳｅｍｉｃｏｎｄｕｃｔｏｒ)推出七种新型高压平面型ＭＯＳＦＥＴ ,具有更低的导通电阻、更低的门电荷值及更高的雪崩和转换模式能量密度。这些器件专用于满足先进开关电源 (ＳＭＰＳ)和ＤＣ/ＤＣ转换器的性能要求。器件的先进条件结构技术和较小封装为功率系统带来了许多益处 ,如减少功率损耗 ,提高系统效率和稳定系统质量。以飞兆半导体ＴＯ 2 2 0封装 5 0 0ＶＦＱＰ18Ｎ 5 0Ｖ2为例 ,其ＦＯＭ较同类产品低 2 1%以上。此外 ,飞兆的 2 0 0ＶＦＱＤ18Ｎ2 0Ｖ2采用Ｄ ＰＡＫ封装 ,其ＦＯＭ (ＲＤＳ(ＯＮ)…     

电力器件用的6H—SiC,3C—SiC和Si的比较

为了实现５０～５００Ｖ的击穿电压范围，本文详细讨论了６Ｈ－ＳｉＣ和３Ｃ－ＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ的漂移区性质。利用这些数据计算了器件的输出特性，并与Ｓｉ器件做了比较，结果表明，由于其漂移区电阻非常低，故５０００ＶＳｉＣ肖特基整流器和功率ＭＯＳＦＥＴ在室温下能够处理１００Ａ／ｃｍ＾２的导通电流密度，正向压降仅分别为３．８５和２．９５Ｖ。这些数值甚至优于Ｓｉｐｉｎ整流器和门可关断晶闸管。这     

智能高压大功率VDMOSFET

本文介绍一种高可靠的具有自动过流保护的智能高压大功率ＶＤＭＯＳＦＥＴ，已研制出了漏源击穿电压大于２００Ｖ，正常工作电源大于２Ａ；自动保护保护过电流小于４Ａ的器件。工艺完全与浣ＶＤＭＯＳＦＥＴ一致；这种新颖ＶＤＭＯＳＦＥＴ结构的应用能提高整机可靠性。     

提高GHz处理器DC-DC变换器效率

新的ＧＨｚ级处理器要比前几 代需要更大的电流和更低的电压。由于Ｉｎｔｅｒｎｅｔ的急剧增长和对带宽的需求,促使功率器件要不断地满足ＤＣ－ＤＣ变换器具有更高的功率控制效率、功率密度和可靠性的要求。以下将讨论变换器的效率是如何立足于ＩＣ和ＭＯＳＦＥＴ,而得以提高 ３％以上性能的。新一代ＤＣ－ＤＣ空换器对 器件的要求 能提高ＤＣ－ＤＣ变换器效率的关键元器件、功率ＩＣ和ＭＯＳＦＥＴ,可使变换器的性能指标有所改善。这些新产品现在已能为笔记本电脑中的下一代处理器和ＡＳＩＣ（专用集成电路）、服务器和宽带网络等提供电…     

A simplified low-voltage smart power technology

A novel self-isolated low-voltage smart power technology, based on a conventional polysilicon-gate VDMOS process, has been developed for applications where cost is a crucial factor. The low mask count (eight) and the optimization of the VDMOS power device are the main process characteristics. Besides, different devices (high-voltage PMOS, low-voltage CMOS, vertical and lateral n-p-n bipolar transistors, diodes, Zeners, and high-value isolated capacitors) are also fabricated, all MOS transistors being self-aligned to the gate     

A surge-free intelligent power device specific to automotive highside switches

A novel type of intelligent power device (IPD), which is suitable for automotive monolithic high side switch with high current capability, is presented. An integration of a vertical-power DMOSFET and planar MOS IC devices is performed by the newly developed junction-isolation technique using only one epitaxial growth. The isolation voltage of 80 V has been obtained, which is large enough for automotive IPDs if they are protected against high voltage transients on the battery line. A rugged vertical DMOSFET (VDMOS) has also been developed for this IPD. It has a cellular Zener diode between its source and drain, which prevents the secondary breakdown of parasitic bipolar transistor, and the resulting avalanche capability enhancement is more than an order of magnitude. This VDMOS is used for both output power device and protection device for low-voltage MOS circuitry, which makes the IPD free from any transients in the automobile without the need for external protection     

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200 V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

半超结VDMOS的研究

为了改善功率器件导通电阻与击穿电压的折中关系,提出了半超结理论及其设计方法.在原胞部分研究了各个器件结构参数的深度和浓度的优化,在终端部分提出了一种平面结终端技术;提出了实现半超结VDMOS的工艺实现方法,并利用2-D仿真软件Medici进行仿真验证.结果表明,利用该优化方案,可以得到特征导通电阻为40 mΩ·cm2的600 V半超结VDMOS器件.     

VDMOSFET低导通电阻改良研究

文章通过对VDMOSFET导通电阻模型的分析,结合VDMOSFET芯片生产过程中用到的等离子刻蚀工艺理论,探索通过优化刻蚀工艺以改善VDMOSFET器件导通电阻的途径。文中以实际VDMOSFET生产的引线孔刻蚀工艺为例,阐述了通过SOFT-ETCH工艺,改善接触孔表面损伤以达到降低VDMOSFET导通电阻的实现方法,通过详实的实验数据对比,证实SOFE-ETCH工艺对导通电阻的改良作用。     

用于PDP扫描驱动芯片的低成本VDMOS及其兼容工艺

给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model42v6的PDP上联机验证.     

新型高频VDMOS功率器件的研究

作者采用一种新方法设计了可在高压下工作的高频VDMOS器件,该器件具有二级场板终端结构。通过在工艺上利用多晶硅选择氧化形成漏表面厚氧化层,不仅可以有效地减小C_(gd),而且可以减小C_(gs)。该方法简化了器件制作工艺并实现了自对准扩散。     

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。     

关于VDMOS栅源漏电问题的研究

文章从VDMOS器件结构及工作原理入手,对VDMOS芯片生产的工艺控制难题——栅源漏电问题作了较全面的分析,描述了栅源漏电对器件的影响、常用的测试方法及问题发生的机理。以详实的理论依据和实际生产中的实验数据,归纳了影响VDMOS栅源漏电的因素及对应的工艺控制要点,总结了解决这一问题的思路及方法,供VDMOS技术工作者或其他各方面对VDMOS有一定了解的半导体技术工作者参考。     

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...