有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

11.8GHz低相噪频率源的设计

针对汽车防撞雷达系统,设计了11.8GHz低相噪频率源.在对锁相环技术研究的基础上,分析相位噪声达到要求指标的可行性,并介绍鉴相器电路、压控振荡器电路以及环路滤波器电路的设计.测试结果表明该输出频率为11.8GHz的频率源获得很好的相位噪声性能,实现1kHz处相位噪声指标优于-90dBc/Hz,并且其他指标均达到要求.11.8GHz低相噪频率源能提高汽车防撞雷达系统的性能.     

W波段小型化锁相源

根据基波锁相、谐波提取的思想,采用双环数字锁相方式,实现了W波段二次谐波耿氏锁相振荡器;分析了混频锁相环中输出端口与中频端口相位抖动的关系,指出了从自身中频端口测试相噪的局限性。该锁相源频率为93 GHz,射频偏离载波50 KHz时,相噪为-70 dBc/Hz,输出功率大于10 mW,可用于本振等小功率场合     

一种超远程星-地频率相位同步系统

为了解决卫星与地面电子设备之间超远程的频率、相位同步问题,给出了一种基于锁相环技术的频率相位同步接收系统.根据锁相接收机的工作原理,对环路带宽与微波链路传输电平等关键参数进行了设计;基于星-地实际链路的实验方法,进行了验证.实验结果表明,系统锁相接收机的环路噪声带宽约为20 Hz,环路带内10 Hz处相位噪声为-116...     

基于数字鉴频器的新型微波锁相环捕获方法

为了提高锁相环锁定速度,在研究快速捕获技术基础上提出一种新型的数字鉴频器的设计方法,然后对一个频率范围在1~8 GHz、频率步进为10 MHz的宽带锁相频率源进行了设计与实现.该方法利用鉴频器对压控振荡器的频率进行精确预置,使其进入锁相环快捕带,实现对锁相环宽带捕获和精确预置.测试结果表明,该锁相频率源相位噪声低,杂散小;采用该方法,捕获时间有了较大的改善.     

VCO线性化网络的设计

变容二极管调谐压控振荡器的非线性压控特性一般都比较严重,尤其是在宽频带进行调谐时更是如此。在锁相频率合成器中,由于压控灵敏度的变化,环路增益也将产生同样大小的变化,这就妨碍了环路特性的最佳化。为了改善压控振荡器的压控特性,在控制电路中插入线性化网络。本文介绍压控振荡器线性化网络的方案和工程设计。     

基于ADS仿真的P波段频综器设计与实现

针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.     

低相位噪声微波锁相频率合成振荡器的设计

主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。     

高性能四极质谱仪数据采集系统设计与实现

针对四极质谱的谱峰电流信号微弱并且快速变化的特点,设计了复合跨阻抗放大器、四阶低通模拟滤波器和逐次逼近式模数转换器来实现弱电流放大与数据采集系统,用现场可编程阵列逻辑实现了数据采集的实时同步控制和高速大容量数据缓冲等功能。通过分析增益和带宽对信噪比、半峰宽和信号强度等质谱峰参数的影响,选择了合适的增益和带宽。实验结果表明:在快速扫描时,30 kHz带宽满足谱峰带宽需求,提高了信噪比且不影响信号强度;提高增益能提高信噪比,当将增益由106V/A增大到108V/A时,半峰宽从0.52增加到0.6,当增益为109V/A时,由于放大器带宽变窄导致半峰宽增加到2以上。在慢速扫描时带宽需求较小,109V/A增益能提高信噪比和信号强度,并保持半峰宽为0.2。     

Ka波段全相参雷达收发射频前端系统组件研制

提出了一种Ka波段全相参雷达收发前端电路的设计方法,该设计方法综合考虑了收发变频本振(频综)和收发射频前端电路的特点和设计要求,对上/下变频的频率分配进行优化规划,充分利用了直接数字频率合成(DDS)、锁相环(PLL)和FPGA等的优点,从而既降低本振的实现难度,又可在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。基于此,研制实现了一款性能优良的Ka波段全相参雷达收发前端系统组件,该组件已成功地应用在某Ka波段全相参雷达系统中。实测结果表明:当S/C波段的PLL本振源最小步进15 MHz、带宽480 MHz时,发射端杂散电平小于-65 dBc,接收端杂散小于-70 dBc,相噪水平优于-94 dBc/Hz@1 kHz,系统最大变频(频差480 MHz)时间小于15 μs。     

SAW Chirp变换综合相干捷变频信号

采用6MHz 带宽,20μs 时宽,中心频率为30MHz 的一对 SAW chirp 滤波器,根据Chirp 变换原理综合了脉宽为1μs,载频为60MHz～66MHz,相对带宽为10%的脉间跳频相干捷变频信号。本文将介绍 Chirp 变换综合时域波形的理论和特点,SAW 相干捷变频信号产生器的设计和系统组成及性能分析。     

自偏置自适应电荷泵锁相环

针对电荷泵锁相环的带宽受限问题,提出带宽随锁相环状态动态变化的自偏置自适应电荷泵锁相环.使锁相环的最大可用带宽与参考信号的频率成线性关系,消除环路带宽受最小参考信号频率的限制,并且使其与工艺、电压和温度无关.根据环路的工作状态动态调节系统的带宽,在提高锁相环锁定速度的同时改善输出信号的噪声性能.采用0.18 μm 1.8 V 1P6M N阱标准CMOS数字工艺完成设计,版图面积为0.048 mm~2.仿真结果表明,当参考信号在2.8 MHz到26.6 MHz的范围内变化时,输出信号的相对抖动峰峰值小于1.6%,工艺、电压和温度对相对抖动的影响小于2.1%,所有情况下的功耗都小于20 mW.     

高精确度扫频信号源的实现

介绍了扫频信号源是各类扫频仪和网络测试仪的关键,不同的应用场合有不同的侧重,对于使用广泛的宽带扫频信号源,采用混频的方法解决倍频程的问题,对扫频线性和频率稳定、频率精确方面加以控制.采用锁相技术实现合成扫频信号源在工程上的具体应用,宽带扫频信号源的设计采用多环控制,扫频和固频均采用锁相环路,环路中结合吞脉冲技术,扫频振荡环路解决扫频线性度问题,并综合考虑各环节在工程实践上的具体问题,在高速分频的处理上采用ECL电路,压控振荡器采用高速模拟器件,电源供电等环节均加以适当处理,以提高信号源的整体性能.     

改善锁相环路捕获性能的又一途径

普通锁相环路中,同步性能与捕获性能对环路设计的要求是矛盾的,需采用一些辅助方法来改善其捕获性能。常用的办法有采用非线性环路滤波器、在压控振荡器上加扫描电压或注入信号以及结合鉴频环路使用。本文研究将正弦鉴相特性进行非线性校正之后对环路捕获性能的影响,导出了经非线性校正后的等效鉴相特性以及由此构成的一、二阶环的性能。分析表明,校正后仍能保持原有环路的同步性能,同时却能明显地加宽捕捉带、缩短捕捉时间。对鉴相特性实施非线性校正是改善锁相环路捕获性能的有效途径,如何寻找更易于实现更有效的非线性函数,还值得进一步探讨。     

飞行器测控系统捕获参数应用策略研究

飞行器测控系统的捕获过程中,测控信号的频率动态及电平动态的变化较为复杂.作者分析了测控目标的运动特性与测控信号的频率动态特性及电平动态特性的关系,并从锁相环基本理论出发,设计了飞行器遥测、遥控与跟踪系统中的锁相接收机环路等效噪声带宽、发射机上行频率扫描范围等参数的应用原则及方法.     

低抖动锁相环对微加速度计时钟性能的改善

通过对微加速度计时钟电路的研究,并和传统RC振荡器进行比较,提出了一种用于微加速度计的低频率抖动(Low-Jitter)的电荷泵锁相环电路.该电路包括无死区的鉴频鉴相器(PFD)、低通滤波器(LPF)、电荷泵(CP)、压控振荡器(VCO)及分频器组成.仿真验证,电荷泵锁相环电路使微加速度计系统时钟的频率抖动从0.5 kHz改善为0.1 kHz以下,从而提高了微加速度计的噪声性能和灵敏度.     

一种L波段跳频信号源的设计与实现

提出了一种特殊用途的跳频信号源的设计和实现．该信号源采用基于芯片PE3236的数字锁相频率合成技术，并采用了轻型隔振技术、频率预置技术和环路滤波器组技术，实现了轻重量、小体积、快跳频和低相噪的特点．最后给出了测试结果．     

一种新型不同频直接鉴相的锁相环

对于输入和输出信号频率接近或者近似成整数倍关系类型的频率变换,利用目前的锁相技术很难解决．基于异频信号间的相位差变换规律,采用相位重合点检测电路、等效鉴相电路、可调偏置型环路滤波器等设计了一种新型的锁相环．实验结果表明,上述锁相环具有低噪声、高稳定度、输出频率便于调整等特点．     

一种基于DDS的四阶锁相环设计

基于高分辨率DDS设计出一种超窄带高阶锁相环。该四阶锁相环由数字低噪声鉴频鉴相器、三阶二类环路滤波器、椭圆低通滤波器、14比特高分辨率DDS和1GHz超低相噪VCO构成。锁相环采用CPU控制补偿的方法以获取更快的锁定时间、更低的输出参考相位噪声和更大的相位裕度。电路可用于高精度时钟参考和基带时钟恢复等复杂系统中。     

小型Ka频段锁相倍频源

介绍了小型毫米波跳频频率合成器的研究方法。为了满足系统小型化要求,采用微波频段锁定后倍频到毫米波频段的锁相倍频方案,选用超小型、无任何补偿措施的普通10 MHz晶振。整个毫米波锁相源在150 cm3体积内实现。测试结果为:输出频率29~31 GHz,步进20 MHz,相噪优于-65 dBc/Hz@10 kHz,输出功率大于10 dBm,可用于8 mm接收机作本振或发射机基准源使用。