三值绝热多米诺加法器开关级设计

通过对绝热多米诺电路和加法器的研究,该文提出一种新颖低功耗三值加法器的开关级设计方案。该方案首先利用开关-信号理论,结合绝热多米诺电路结构特点,推导出三值加法器本位和电路与进位电路的开关级结构式,由此得到一位三值加法器单元电路;然后通过单元电路的级联得到四位三值绝热多米诺加法器;最后,利用Spice软件对所设计的电路进行模拟,结果显示所设计的四位三值绝热多米诺加法器具有正确的逻辑功能,与四位常规多米诺三值加法器相比,能耗节省约61%。     

对称三进制光学加法器的进位直达通道设计

以对称三进制光学半加器为基础,提出了一个对称三进制光学全加器方案。主要介绍了进位直达并行通道在对称三进制光学全加器中的实现方案和工作原理,从而论证了实现对称三进制光学全加器的可行性。     

三值光学计算机解码器的信号判定系统设计

针对三值光学计算机解码器需要将三态光信号转换为三值电信号问题,基于光波偏振态的斯托克斯矢量原理,提出了三态光信号判定原理,并给出四种判定方法。为了便于工程实现,将振幅式三态光信号判定方法简化为运算器镜像式三态光信号判定方法,以此为基础制作了百位以上三值光学计算机解码器。对百位三值光学计算机编码器的输出进行了解码实验,实验结果验证了运算器镜像式三态光信号判定系统理论上的正确性和工程上的可行性。     

基于DSP处理器的加法器的设计

从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前进位加法器的两种设计方案，通过两种方案性能对比和结果分析，最终采用4位一组的分组结构．完成了DSP处理器的40位加法器的设计。     

三值光计算机百位量级解码器的设计

提出了一种用半反半透平面镜、检偏器、微透镜阵列、二维并行光电二极管阵列探测器、SRAM存储器阵列和嵌入式系统构建三值光学解码器的方法,实现将三值光学运算器的运算结果从二维线偏振光信号并行转换为三值电信号.以CMOS图像传感器和32位嵌入式系统为核心设计并实现了百位量级三值光学解码器的模拟装置,对三值逻辑光学运算器的输出结果进行了解码实验,结果表明.解码准确率达到100%,可处理的数据宽度达到128位以上,且易扩展到千位和万位量级.同已有光计算实验系统的解码装置相比,其最大的优点是,高数据宽度、可编程性、可控制性和高扩展性.     

三数据通道浮点加法器的FPGA实现

浮点加减运算是现代数字信号处理中非常频繁的操作,浮点运算的快慢直接影响数字信号处理的速度.常用的硬件实现算法有双通道算法和三通道算法.文中介绍了浮点加法器电路设计的常用算法,重点介绍了一种低功耗的三数据通道结构,最后以MAXPLUSⅡ为工具,给出了该结构的现场可编程门阵列(FPGA)实现.仿真结果显示,该方法可以提高数据采集及运算速度,为实时数据处理提供了一种方法.     

基于电路三要素理论的三值绝热加法器设计

通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一位三值绝热全加器的元件级函数式,并利用自举的NMOS管实现相应的电路结构,完成对电路的能量注入和恢复.然后在此基础上,进一步得到四位三值绝热加法器.最后 PSPICE模拟验证所设计的电路具有正确的逻...     

三值光计算机研究综述

三值光计算机的基本思想是用两个偏振方向相互垂直的有光态和无光态3种状态表示三值信息,用物理器件(如液晶和偏振片)实现这3个状态间的转换。经过十数年的努力,三值光计算机的研究取得了较丰富的研究成果。对三值光计算机的研究进展进行全面深入的分析和总结,首先介绍三值光计算机的结构,整理已取得的研究成果,最后分析并展望三值光计算机未来的研究方向。     

三值光计算机研究综述

三值光计算机的基本思想是用两个偏振方向相互垂直的有光态和无光态3种状态表示三值信息,用物理器件(如液晶和偏振片)实现这3个状态间的转换.经过十数年的努力,三值光计算机的研究取得了较丰富的研究成果.对三值光计算机的研究进展进行全面深入的分析和总结,首先介绍三值光计算机的结构,整理已取得的研究成果,最后分析并展望三值光计算机未来的研究方向.     

FPU加法器的设计与实现

浮点运算器的核心运算部件是浮点加法器,它是实现浮点指令各种运算的基础,其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法,通过VHDL语言在QuartusII中进行设计和验证,此加法器通过状态机控制运算,有效地降低了功耗,提高了速度,改善了性能。     

DSP芯片中浮点加法器LOD电路的设计

DSP芯片中浮点加法器的速度制约着整个芯片的工作速度，浮点加法器中LOD电路的速度又是浮点加法器工作速度的瓶颈。因此，我们可以通过对LOD电路的改进，来提高整个DSP芯片的工作性能。我们从LOD的组成结构和逻辑两个方面进行设计，实现了一种快速、高效的LOD电路。它针对处理的数据格式为TMS320C3X扩展精度浮点数据格式。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

扩展三值纠一检二码原理与设计

本文在三值汉明码一位检错纠错研究工作的基础上,对三值汉明码的检错纠错方法进行进一步研究.给出了扩展三值汉明码的形式,通过对扩展三值汉明码的错误分析获得了一位纠错和二位检错原理,给出了扩展三值汉明码的纠错码表,根据纠错码表提出了一位纠错方法,给出了基于三值光学计算机的扩展三值汉明码检错纠错概念结构图和功能部件,为检错纠错系统的光学设计提供一种途径.     

64位整数加法器的设计与实现

为了提高算术逻辑部件的性能,采用多米诺逻辑和偏斜逻辑门的电路结构,结合并行前缀加法器的优点,设计实现了一款64位高性能整数加法器.根据需要,设计了一种符号扩展电路,使之能够处理带符号操作数的加减法,符号扩展结果可以进行溢出判断.模拟结果表明:在0.13μm CMOS的工艺条件下,关键路径的延时为630ps功耗为21.6 mW,达到了高速低功耗的设计目标.     

32位稀疏树加法器的设计改进与实现

提出了一种改进进位运算的32位稀疏树加法器。在对现有稀疏树加法器使用的进位运算算子"o"进行深入探讨的基础上,对该算子的表达式做出了适当改进,去除了原算子中进位输入须为0的前提条件,同时保留了原算子适用于稀疏树进位结构的运算特性。采用该改进算子的32位稀疏树加法器可以并行地产生进位输入分别为0和1时的一对"和"输出,并可根据需要选择输出相应的结果。在1.2V130nm典型CMOS工艺条件下,经由HSPICE仿真,改进的32位稀疏树加法器的关键路径延迟为10.8FO4。结果表明,该加法器在运算能力得到扩充的同时,在运算速度方面也具有一定优势。     

计算全息图实现光学变换的计算机仿真

讨论了计算全息图作为全息透镜以实现光学变换的方法,并利用计算机仿真出了结果,为检验理论设计的正确性提供了一种可靠的方法。     

一种虚拟光学数据加密的系统实现

本文在虚拟光学数据加密理论模型的基础上,研究一种并行电子系统实现方法.该系统利用TMS320C6701浮点DSP(Digital Signal Processor)实现具有多重锁、多重密钥的高密级多媒体数据加密系统.该系统具有安全性高、加/解密速度快、实时性好、适用范围宽等优点,可用于多种媒体信息如文本、图像、语音、视频等的加/解密.     

光学一般三值逻辑运算器件的结构

首次提出用光学线性器件实现一般三值逻辑运算的方法.除了具有一般电子多值逻辑运算器件的优点外,还可用于全并行运算,输入输出信号相同,可串接,对一般的三值逻辑运算可不用基本运算合成,直接实现.可用于更一般的多值(大于三的)逻辑运算.