GF(2m)域乘法器的快速设计及FPGA实现

有限域GF(2m)上的椭圆曲线密码体制以其密钥短、安全强度高的优点获得了广泛的重视和应用,该密码体制最主要的运算是有限域上的乘法运算。该文提出一种基于FPGA技术的多项式基乘法器的快速设计方法,并给出了面积与速度的比较分析。     

有限域GF(2m)模逆算法的改进与实现

在椭圆曲线密码体制中,有限域GF(2m)中模逆运算是最重要的运算之一。在分析一种通用有限域GF(2m)模逆算法的基础上,提出改进算法。改进算法减少了原算法快速实现时的缺点,能够有效地提高算法效率。基于FPGA分别实现了GF(283)和GF(2233)中模逆算法模块,并与2种已有实现结果进行了对比。结果表明,选取有限域GF(283)和GF(2233)时,改进算法效率提高率分别约为72.9%和59.5%。     

GF(2~m)域椭圆曲线点乘算法安全FPGA设计与实现

点乘算法是椭圆曲线密码体制中决定速度和硬件资源的关键部分。在深入分析混合结构乘法器并在FPGA上实现经典椭圆曲线点乘算法基础上,设计与实现了一种基于NAF编码混合结构乘法器思想的椭圆曲线点乘算法。对实现的点乘算法进行仿真测试和性能评估表明,新设计实现的基于混合结构乘法器的点乘算法在计算速度和资源使用上具有明显优势。     

GF(2m)域上通用可配置乘法器的设计与实现

提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。     

有限域GF(2m)上基于基转换的正规基快速求逆方案

有限域GF(2m)在椭圆曲线密码体制中有着非常重要的应用,密码体制的整体效率大部分取决于GF(2m)上的运算效率。该文给出了有限域GF(2m)上使用正规基表示时的一种快速求逆方案,该方案基于基转换技术,更改运算元素的表示基,采用多项式基的AI求逆算法进行运算。实验表明,此方案比普通的正规基求逆算法更加快速。     

基于FPGA的有限域求逆算法的改进及实现

介绍了椭圆曲线密码和超椭圆曲线密码算法中一个重要的模块——求逆模块。分析并比较了现有的3种求逆算法,提出了针对FPGA快速实现的改进算法。根据改进的算法设计了求逆的硬件框图,并用VHDL实现了该设计。该设计使用Altera公司的Quartus II软件在EP1S10F780C6上进行编译、综合、布局布线。实验结果证明,该改进的算法无论在速度上还是在芯片面积上都具有比以往的算法更优秀的性能。     

GF(2m)域上可配置ECC算术模块的设计与实现

提出一种应用于可配置椭圆曲线密码体制的有限域多项式算术模块结构,乘法器基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,省去了模约简电路,使乘法器可适用于任意不可约多项式。平方器结构利用LSB或LSD乘法器以及加法器来计算模平方,通过数据接口控制输入数据的格式,可以满足不同域值有限域点乘运算的需求。     

GF(2m)上的快速模约减算法

针对GF(2m)上的模约减运算问题,在基于固定三(或五)项式(FTOP)算法的基础上提出一种改进的快速算法。该算法采用动态计算分组字序号和偏移量的方法,克服FTOP只适用于特定约减多项式的不足。实验结果表明,当约减多项式项数小于123(m<719)时,该算法速度比一次一位的算法有较大提高,最大为89%,平均为30%左右,当约减多项式为任意三(或五)项式时,能达到与FTOP相同的速度。     

GF(2m)域Montgomery模乘器的高效设计及FPGA实现

为了进一步提高Montgomery模乘的效率,对通用Montgomery模乘算法进行改进,提出一种在单位时钟内能可变步长迭代计算模乘的方案。并结合硬件结构特点设计串并混合结构的模乘运算电路,通过modelsime 10.2a及Synplify Pro工具分别进行仿真验证和综合测试。在Xilinx Virtex2系列的xc2v3000 FPGA芯片中综合结果表明,当选取步长为13时,执行一次163位的模乘运算仅需43 ns,此时最高频率可达304 MHz;当选取步长为14时,完成一次233位模乘仅需要17个时钟周期,且取得速度与资源取的最佳折衷。     

GF(2m)域上快速模乘处理结构的研究与设计

加速GF(2m)上的模乘运算是提高GF(2^m)上ECC算法性能的关键。在分析EC上点乘操作的基础上,我们构造了模乘运算在线性Systolic上实现的局部并行处理递推形式,并设计了Systolic阵列的具体单元结构和连接,给出了性能分析和模拟结果。实验证明,局部并行阵列结构能适应多种EC上的模乘处理。     

GF(2m)上自适应正规基乘法器的FPGA实现

本文从实际应用出发,研究了GF(2m)上基于正规基的乘法运算的FPGA的实现。采用w-SMPOⅡ算法,FPGA实现了任意域长m上的任意字长w的乘法器。并给出了几个域上的乘法器的面积和速度的比较分析。     

Rijndael扩展算法及其FPGA实现

本文探讨了长度大于256比特明文和密钥的Rijndael密码扩展算法,提出了一种增强扩展密钥安全性的方法,介绍了Rijndael算法的FPGA模块的硬件实现。     

GF（3^m）-ECC算法及其软件实现

研究GF（3^m）有限域算术、GF（3^m）上的椭圆曲线群算术和椭圆曲线密码协议。设计并实现椭圆曲线密码算法库,对各种GF（3^m）-ECC密码算法进行仿真和性能分析,结果表明GF（3^m）-ECC算法与GF（2^m）和GF（p）上的ECC算法效率相当,可以应用到基于ECC的各种安全协议设计中。     

Serpent分组算法的FPGA快速实现

介绍了在FPGA上快速实现AES五个侯选算法中的Serpent算法,研究了优化方法,并比较了四种不同结构的性能。     

GF(2m)上椭圆曲线密码体制的硬件实现

特征为2的有限域GF(2m)较适合椭圆曲线密码算法的硬件实现。该文通过对GF(2m)上模运算的分析,将所有的模运算转化成模乘和模加,并对LSD乘法器的进行了改进,所设计的运算单元能进行GF(2m)上所有的模运算,利用该运算单元所实现的椭圆曲线密码算法具有面积小,速度快的优点,适合用于处理能力和存储空间受限的设备中。     

基于FPGA的反时限保护算法研究与实现

文章以智能配电模块为应用背景,开展了反时限保护算法数学模型研究。开展了基于现场可编程门阵列(FPGA)的反时限保护曲线算法及知识产权核(IPCore)设计研究,并详细阐述了反时限过流保护算法的实现方法。最后,简要介绍了其仿真实验及板级测试情况。     

基于FPGA的遗传算法流水线设计与实现

针对软件实现遗传算法运行速度过慢的问题,设计一种基于FPGA的遗传算法流水线.硬件系统采用完全流水线结构,划分为选择、交叉、变异、适应度计算4个流水单元.在Cyclone系列芯片上进行实现,测试结果表明,基于硬件实现的遗传算法的运行速度比用软件实现快3个数量级.     

图像中值滤波算法及其FPGA的实现

图像滤波是图像预处理的重要部分,但由于滤波过程中需要处理的数据量较大,采用软件的方法难以满足实时性的要求。利用现场可编程门阵列(FPGA)的并行处理能力,提出了一种基于FPGA的快速中值滤波算法,相对与传统的中值滤波算法有较大的改进,减少了数据的比较次数,处理速度得到提高,并使用Matlab和Modelsim进行联合仿真,结果证明该算法滤波效果良好。     

GF(2m)上椭圆曲线密码协处理器的硬件实现

给出了一款GF(2m)上椭圆曲线密码协处理器的描述。对于椭圆曲线密码学中最关键的模乘运算采用蒙格玛利模乘算法，并且对这种算法进行改进，得到一种通用性较强的算法。对于硬件实现中遇到的判断寄存器是否为零，给出了一种快速方法。该协处理器共分为6部分，分别为：主控制单元，椭圆曲线点乘单元，椭圆曲线点加单元，椭圆曲线点倍单元，有限域加法单元，蒙格玛利模乘算法单元。