基于PCI高速数据采集系统

介绍一种基于PCI的高速数据采集系统。该系统采用了采样率达100MHz的AD9054芯片和读写周期为10ns的FIFO芯片,并利用高速的ispLSI PLD芯片实现采样窗和其他逻辑控制电路。数据的传输使用了符合TIA/EIA-644标准的低电压差分信号技术。数据通过PCI接口存储到计算机硬盘中,该PCI接口是利用现场可编程门阵列FPGA芯片实现的。     

基于FPGA的多通道大容量FIFO设计

提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。     

高速数据采集系统的新型接口设计

传统的数据采集系统均以FIFO的存储满或半满标志作为中断请求信号。本设计以CPLD为逻辑控制核心,利用其产生的中断计数模块向DSP发中断请求,有效的解决了存储数据与FIFO容量不匹配的问题,实现了高速数据采集系统的新型接口设计。实验结果表明,该设计不仅有效的提高了数据采集的速度,同时具有接口电路简单、通用性强、易于移植等特点,可广泛应用于通信和图像采集中。     

一种超高速并行采样技术的研究与实现

并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处理、基于FIFO高速缓存与基于DDR2深存储的双重构架、板级设计的信号完整性等关键技术进行了详细探讨,同时对系统的软件架构也进行了介绍,最后给出信号实时数据采集的实验结果,并对系统的信噪比和有效位数进行了详细分析,得出系统的性能指标达到了同类产品水平。     

PCI总线高速连续采集控制逻辑研究

针对数据采集系统中大容量数据的高速连续传输问题,结合PCI接口芯片PCI9054与高速异步FIFO,提出了一种以FPGA器件为本地控制器的PCI总线高速连续数据采集系统的实现方法,详细分析了高速连续采集的硬件系统结构,重点对PCI本地总线接口时序做了深入研究,采用Verilog HDL硬件描述语言,引入有限状态机技术,设计实现了PCI从模式单周期与突发周期访问相兼容的逻辑控制程序。最后通过实验验证该方法的有效性。     

高速多通道大容量数据采集与传输系统研究

为实现高速多通道数据采集的大容量存储,对FPGA与DDRSDRAM接口技术进行了研究。从A／D转换后数据传输路径的角度出发,分析了FIFO和DDRSDRAM的时序和工作原理,在各通道同步采集的前提下实现了FPGA对DDRSDRAM的控制,给出了ARM与FPGA通信的设计方法,实现了ARM和FPGA共享双口RAM存储器的结构,最后进行了测试与验证。测试结果表明,该系统在通道数为8、采样率为20MHz／通道、存储深度为4Mwords／通道的条件下稳定工作。     

基于PXI总线的数据采集系统设计

本文介绍了一种基于PXI总线的数据采集系统,使用快速16位精度的AD976 AD转换器件作为数据采集芯片,异步FIFO芯片IDT7202作为缓存器对采集上来的数据进行缓存,并使用PCI9030器件作为PXI总线接口芯片以实现功能电路与PXI总线控制器之间的数据传递.该系统可以用于中高速数据采集场合,其最高数据采集速率可以达到200 KSPS.     

基于FIFO的并条机高速数据采集系统设计

如何在很高的出条速度下准确而实时地对棉条厚度信息进行采集,是高速并条机研究中的一大难点.本文提出了一种基于FIFO的并条机高速数据采集系统,描述了系统硬件和软件的设计与实现.对数据采集的特点进行了分析,介绍了FIFO存储器的使用方法,采用定长和定时两种不同的采样触发方式保证了系统的采样精度,并对采集系统的精度进行了检验.目前该系统已应用于某棉纺机械厂新型高速并条机,满足了数据实时采集和高速存储的要求.     

基于异步FIFO的高速采样自适应滤波系统的设计

针对用FPGA实现的高速自适应滤波器与高速ADC数据处理速度不匹配、容易产生串扰等问题,提出了一种基于异步FIFO技术的高速采样自适应滤波系统方案,选用双通道高速AD9238-40作为前置输入级,用片内异步FIFO作高速缓存,用FPGA控制采样与滤波,给出了系统的结构框图,对异步FIFO与采样滤波控制器进行了仿真,并将异步FIFO与采样滤波控制器集成在同一FPGA上,完成了对双通道高速AD9238与自适应滤波器的高速匹配控制.仿真结果表明:该方案既能降低系统的成本,又能有效降低高频可能引起的干扰,对于高速实时电路处理具有一定的参考意义.     

基于FPGA的可配置时序信号发生系统设计

为了满足测试环节对特殊时序信号的要求,设计了一种可配置时序信号发生系统,可实现多路时序信号的输出。该时序信号发生系统由上位机和下位机两部分组成,上位机软件对输出的时序信号进行配置,下位机采用STM32+FPGA相结合的硬件结构,实现配置后的多路时序信号输出。由于下位机的STM32芯片与FPGA采用两个不同的时钟,因此在FPGA内使用异步FIFO实现与STM32芯片的数据通信,有效实现了两者之间的并行数据传输。     

基于PCI的托卡马克高速数据采集系统研究

为满足EAST托卡马克装置放电实验需要,为物理实验人员提供连续、高采样率的物理诊断分析数据,设计并实现了基于PCI总线的托卡马克长时间高速数据采集系统。详细叙述该数据采集系统的软、硬件设计,该系统由ADLink工控机和高速数据采集卡DAQ2010构成,通过双缓冲的采集方式实现了多路信号的连续、同步采集,使用改进的LZO算法对数据进行压缩并实时将数据上传到大容量数据服务器。实验结果表明,该系统能够在2MSps采样率下连续稳定工作,系统运行稳定,满足实验对数据采集速度和同步的要求。     

壁纸机烘房温度数据采集的以太网接口设计

为实现壁纸机烘房温度远程检测,设计了一个温度数据采集传输的以太网通信接口。以 PT100作为温度传感器并设计了PT100的输入调整电路,经主控制器 STM32F103进行 A/D转换得到温度数据,以此构建了温度信号采集系统。采用新型网络芯片 W5500作为以太网网络接口芯片,通过新的高速 SPI接口方式实现了 STM32F103与W5500之间的高速数据传输,利用 W5500内部集成的的TCP/IP协议栈实现了以太网的通信,省去了在主控制器上的协议栈移植,使系统实现更加简单。试验结果表明,该接口能实现温度数据的可靠、快速传输。     

应用于局部放电检测的高速实时数据传输系统的设计与实现

通过在FPGA中实现高速FIFO及DDR-SDRAM控制器,设计并实现了一种基于FPGA的高速实时数据传输系统.该系统可实现200MB/S的数据传输速率,解决了高速数据采集系统中数据传输速率受限的问题,完全满足对各种局部放电信号的检测要求.     

基于ARM的高速并行数据采集模块设计

介绍了一种基于ARM的高速并行数据采集模块的设计方法.该模块以ARM为控制核心,可实现32通道高速并行采集,单通道采样率最高达40 MSa/s,采样率和采样深度可调.模块通过LAN总线及TCP协议接收命令并将采集的数据传输给控制计算机,保证了数据传输的可靠性.该模块已经运用到某电子电路故障诊断系统中,运行结果表明数据采...     

基于STM32电力数据采集系统的设计

介绍了一种基于STM32的低功耗、高性能的电力数据采集系统,阐述了系统的工作原理及其软硬件设计。STM32内部包含丰富的功能模块,无需外扩芯片,系统即可利用STM32自带的ADC对输入信号进行多通道同步模数转换,利用灵活的静态存储器控制器FSMC扩展NAND FLASH存储数据,并利用STM32先进的标准通信接口实现基于MODBUS协议的RS485远程通信,克服了传统电力数据采集器受限于有限的存储空间和通信接口、精度不高、实时性差等缺点。实际运行表明,此系统采集电力数据的实时性和可靠性大为提高,并且系统具有成本低、体积小、人机交互友好等优点。     

一种基于单片机的高速数据采集系统的设计与实现

介绍了一种高速异步FIFO芯片SN74ACT7808和高速A／D芯片TLC5540的性能特性。利用单片机及上述芯片设计了一个高速不连续采样的数据采集系统,给出了该采集系统的接口电路,并阐述它的实现原理。     

基于PCI总线的行波数据采集系统

在行波故障测距中,传统的数据采集系统无法满足采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。笔者研制了一种基于PCI总线的高速数据采集系统,介绍了系统原理和硬件电路。以现场可编程门阵列(Field Programmable Gate Array,FPGA)作为中央处理器,通过高速A／D转换、同步动态随机存储器(Synchronous Dynamic Random Access Memory,SDRAM)和先进先出(First In First Out,FIFO)高速缓冲存储及PCI总线传输实现高速数据采集。该系统可实现高达100MHz的采样频率,能有效解决输电线路暂态行波的采集问题,在故障定位及微机保护中均能得到广泛应用。     

基于FPGA的CELLPACK信号采集系统设计

为实现CELLPACK信号的实时处理,通过对相关采集系统对比分析,设计了基于FPGA的CELLPACK信号采集系统。在该数据采集系统中,以现场可编程逻辑门阵列（FPGA）控制芯片为核心,由12bit的串行ADC对CELLPACK信号进行采样,FPGA实现的系统接收采样信号并实现实时串并转换、滤波及脉冲甄别等信号处理操作,然后将有效数据同时写入异步FIFO和SDRAM供微控制器（MCU）通过异步总线接口进行读取,从而计算出CELLPACK中的血球细胞密度。该系统已成功应用于某血细胞分析仪的产品生产中,能有效地实现信号的采集处理及存储功能。     

基于FPGA的超多通道高速数据采集系统设计

为了实现高清晰度油气管道漏磁检测器高精度多通道数据采集的要求,采用AlteraCyclone系列FPGA EP1C6为核心控制模块,结合AD9223模数转换芯片构建了超多通道、高速数据采集系统。利用VHDL编程构造双口RAM和状态机,在FPGA中实现了采集过程中的数组组织与存储。该系统能够完成660路、最大采样率为132kHz、精度为12位有效数位的模拟信号采集。文中介绍了数据采集系统的构成和设计过程,给出了系统的实验结果。     

基于PLX9054的高速数据采集系统的设计与实现

在雷达定位、无损探伤、航空航天和电力系统故障监测及行波保护等领域需要使用采样频率为100MHz甚至更高的高速数据采集系统,而且要求该系统能对采集到的数据进行实时处理.目前国内成熟的数据采集系统产品的采样频率最高为30MHz,而且一般不能对所采集的数据作实时处理.为此,设计了基于PCI总线、使用工控机进行数据传输的嵌入式高速数据采集系统,该系统用闪烁A/D转换芯片进行模数转换、以高速大容量先进先出(FIFO)方式缓存数据、以数字信号处理器(DSP)进行数据实时处理,实现了频率为100MHz的高速数据采集和实时处理.