双钥体制的硬件实现

本文介绍在实际中有广泛应用前景的两类及双钥体制的硬件实现问题，一个是基于模Ｎ指数，一个是基于ＧＦ（２＾ｍ）上算术的双钥体制。     

基于FPGA的双二进制Turbo译码器的硬件实现

针对宽带电力载波通信中采用的双二进制Turbo译码器,给出了一种基于FPGA的并行实现方案。该方案采用无交叠滑动窗的多路并行分块以及流水线结构,以Xilinx的XC7K410T为硬件平台,采用Verilog硬件描述语言来设计实现,给出了不同并行块数的实现结果。当数据块长为520字节时,4次迭代后,数据速率可达200 Mbit/s。测试结果表明,该方案占用资源少、译码速度快、性能指标满足要求,具有较好的应用价值。     

国外几种公开钥密码体制的强度分析

传统密码体制的密钥分发,一般是通过不同于密文传递渠道的其它渠道。在计算机网络这样的信息加工系统中,用户数目很大,通过其它渠道分发密钥是很不方便的。为了解决这个问题,W.Diffie 和 M.Hellman 在1976年提出了一种新的密码体制:公开密钥密码体制。这种密码的加密和解密使用不同的密钥,加密的密钥是公开的,只对解密的密钥保密。因此,公开钥密码体制又称为双钥密码体制或非对称密码体制。公开钥密码体制的每个用户各有一个加密算法 E 和一个解密算法 D,E 对外公开,但 D 保密。     

基于RSA体制的分布式秘钥托管方案研究

基于RSA密码体制对秘钥托管方案进行了进一步的研究和优化实现--多素数RSA密码体制。该优化方案满足了对用户秘钥安全管理与司法部门调查取证之间的协调,有效的解决了“一次监听,永久监听”问题,而且每个托管代理能够验证他所托管的子密钥的有效性,实现分布式托管的优化,规避了“阈下攻击”和托管部门权力滥用等问题。     

双运算核提升小波变换的FPGA硬件实现

应用提升方法实现了双正交小波变换.给出了应用因式分解法,将传统小波滤波器分解为基本提升步骤的推导.采用双运算核在FPGA硬件平台上实现小波变换模块.采用单一时钟,在不增加系统设计复杂性和功耗的情况下,使得系统达到实时处理的要求.系统通过仿真验证,工作稳定可靠.     

广义GM概率公开钥密码体制的多项式安全性证明

基于Ｚｎ＊中二次剩余问题，Ｇｏｌｄｗａｓｓｅｒ与Ｍｉｃａｌｉ［１］首先提出了一种具有多项式安全的概率公开钥密码体制。由此几种基于Ｚｎ＊中γ—次剩余问题的概率加密体制也被建立起来（本文称之为广义ＧＭ体制）。概率公开钥密码体制只有是多项式安全的，才能体现它作为一种概率加密体制所特有的特点，但广义ＧＭ体制的多项式安全性并没有得到证明。本文用较独特的方法证明了广义ＧＭ体制是多项式安全的。     

数字图像旋转的硬件实现

为了使图像的处理速度与ＣＰＵ的性能相独立，文章介绍了一种直接利用硬件实现数字图像旋转的方法。它能够大大地加快图像旋转的速度，并达到了图像旋转速度与处理器性能相独立的目的。文章首先介绍这种方法的优点，其次阐述算法的原理，最后介绍硬件的实现方法。     

Rijndael算法的硬件实现

提出了Rijndael的硬件实现的算法,它是128位对称分组加密的高级加密标准。设计目标是FPGA实现。系统由AddroundKey、ShiftRows、Mixcolumns和s盒四个部分组成。因为Rijndael算法需要大量硬件资源,每一个部分除了S盒外都只实现了一次,并工作在非反馈模式下。该设计在MAX+PLUSIIFPGA工具中进行了仿真。     

DSP算法的硬件实现

在图象处理的某些应用领域中，既要求系统有实时性，又要降低成本、减小体积。本文提出了DSP算法的硬件实现技术，并就直方图、模板匹配、数字滤波、中值滤波4种方案做了详细说明。     

小波图像编码的硬件实现

设计了二维离散小波变换和快速零树编码的硬件结构,实现了一小波图像编码系统.编写了各个模块的Verilog HDL模型,并进行了仿真和逻辑综合.最后用Altera公司的CPLD对整个编码系统进行了验证.结果表明,设计的硬件结构是正确的,可以用来实现小波图像编码系统.     

Viterbi译码器的硬件实现

介绍了一种Vkerbi译码器的硬件实现方法。设计的基于硬判决的Viterbi译码器具有约束长度长（9)、译码深度深（64)的特点。为了兼顾硬件资源与电路性能两个方面，在设计中使用了4个ACS单元，并根据Xilinx Virtex系列FPGA的结构特点．利用FPGA内部的BlockRAM保存汉明距离和幸存路径，提高了译码速度。     

双套冗余雷达点迹处理硬件设计与算法实现

随着国产化航空管制雷达的推进,设计了一种高可靠性的通用点迹处理硬件平台,其具有多种形式的高速接口和强大的处理能力,为航迹和点迹交互、雷达点迹处理的双套冗硬件提供了一种可能。该平台以DSP+FPGA为主要处理器件,可同时处理4个通道雷达点迹数据,在接口上以标准CPCI总线和6对传输速率可达5 Gbit·s-1的高速通道为主要通信接口,可满足多通道间的数据交换。以某种类型的双套冗余雷达为例,点迹处理算法在该平台上的工程实现表明,算法对于点迹处理和点航迹交互以及帧间点迹滤波在工程实现上具有较好的应用价值。     

基于双DSP的无刷直流电机控制器硬件设计和实现

根据无刷直流电机理论和系统的要求,以双TMS320F2812DSP处理器为核心,针对系统的高可靠性要求,进行了无刷直流电机控制器的硬件电路设计并对核心电路进行分析、仿真和实验验证;结果表明,该硬件电路可实现无刷直流电机正常调速的控制需求,相应性能指标可满足系统需求.     

APS协议的硬件实现研究

提出的基于FPGA的APS协议的硬件实现方法,用"状态转移表"抽象出协议的基本内容,通过软件模拟,硬件实现的途径,提高了协议实现的时效性和可靠性,并且降低了硬件的调试难度.     

卡尔曼滤波算法的硬件实现研究

卡尔曼滤波算法常采用通用处理器串行执行软件程序的工作方式来实现,但在对实时性要求比较高的场合,这种方式往往不能够满足系统对运行速度的要求。针对此问题,提出了一种基于FPGA的卡尔曼滤波算法的硬件实现方法,该实现方法具有并行运行的特点,大大提高了卡尔曼滤波算法的执行速度,具有良好的运行性能。研究结果表明,该方法切实可行,且运行速度比在通用处理器中执行速度快。     

TPC编译码的硬件实现

首先介绍了TPC编译码的原理,并介绍了AHA公司生产的第一代TPC编译码芯片AHA4501,该芯片通过对内部寄存器的控制能够完成不同TPC码的编译码。在理论研究的基础上阐述了TPC硬件实现系统的设计方案。系统的外部电路基本上都由FPGA完成,重点介绍AHA4501芯片的初始化流程,使之能够正确完成TPC的编译码。     

极化码编码器的硬件实现

基于信道的组合和分离,当组合信道的数量趋向于无穷大的时候,一部分信道趋向于完美的信道,而一部分信道则趋向于纯噪声信道,即信道极化现象。基于信道极化现象,可以构造极化码,通过选择性使用比较好的组合信道,其纠错能力理论上可以达到香农限。提出了一种简单的基于部分并行输入的极化码编码器的硬件结构,并进行了设计与实现。     

射频卡读写器的硬件电路实现

射频卡读写器是发卡计算机对射频卡进行相应操作的接口设备,其功能类似于计算机的刻录机.以PHILIPS公司生产的载波频率为13.56MHz,典型操作距离为2.5cm的MIFARE 1型射频卡和MIFARE读写器核心模块MCM200为研究对象,通过单片机89C51来控制MCM200完成各种操作,并通过RS232与计算机进行通信.阐述了读写器的硬件组成原理以及整个系统的简要操作说明.     

V5协议的硬件实现

本文首先介绍了用硬件实现V5协议的必要性和可行性，然后通过举例说明了用硬件实现V5协议的一般方法。重点讨论了如何使用CPLD实现V5协议，并说明了CPLD器件的选型。     

烟叶水分检测仪的硬件实现

设计开发了一种基于透射光谱判别的便携式烤烟烟叶水分含量检测仪,介绍了工作原理和硬件设计。本机以微型单片机和光电转换器为核心,适应烟叶水分识别的特殊性,并具有报警显示、数据上传等功能。