一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

（英）D波段InP基高增益、低噪声放大芯片的设计与实现

利用90-nm InAlAs/InGaAs/InP HEMT工艺设计实现了两款D波段（110~170 GHz）单片微波集成电路放大器。两款放大器均采用共源结构,布线选取微带线。基于器件A设计的三级放大器A在片测试结果表明：最大小信号增益为11.2 dB@140 GHz,3 dB带宽为16 GHz,芯片面积2.6×1.2 mm2。基于器件B设计的两级放大器B在片测试结果表明：最大小信号增益为15.8 dB@139 GHz,3dB带宽12 GHz,在130~150 GHz频带范围内增益大于10 dB,芯片面积1.7×0.8 mm2,带内最小噪声为4.4 dB、相关增益15 dB@141 GHz,平均噪声系数约为5.2 dB。放大器B具有高的单级增益、相对高的增益面积比以及较好的噪声系数。该放大器芯片的设计实现对于构建D波段接收前端具有借鉴意义。     

2～18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2～18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构，通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容，提高了放大器的高频输出阻抗，进而拓宽了带宽，提高了高频增益，并降低了噪声。在片测试结果表明，在5 V单电源电压下，在2～18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中，有利于接收机带宽、噪声系数和体积等的优化。     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.     

0.6～18.0 GHz超宽带低噪声放大器MMIC

基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6～18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6～18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。     

具有正斜率增益的GaAs MMIC宽带放大器芯片设计

介绍了一种宽带放大器芯片,该放大器的工作频率覆盖了2～12 GHz,采用砷化镓(GaAs)赝配高电子迁移率晶体管(PHEMT)单片电路工艺实现。在一个宽带负反馈放大器的前面集成了一个幅度均衡器,使放大器的增益在整个带内具有7 dB的正斜率,频率低端(2 GHz)增益为3 dB,高端(12 GHz)为10 dB,输入输出电压驻波比为1.6∶1,饱和输出功率为20 dBm,芯片尺寸为2.0 mm×1.5 mm×0.1 mm。详细描述了电路的设计流程,并对最终的测试结果进行了分析。该芯片具有频带宽、体积小、使用方便的特点,可作为增益块补偿微波系统中随着频率升高而产生的增益损失。     

0.18μm CMOS可编程增益放大器

介绍了一种基于0.18μm CMOS工艺,应用于5 GHz无线局域网(WLAN)的可编程增益放大器(PGA)。该PGA采用分级可选放大器的系统结构,核心电路由交叉耦合的共源共栅放大器和电流反馈放大器组成。为消除工艺角偏差对增益精度的影响,设计中加入了增益微调的机制。后仿真结果表明:PGA电压增益可在0 dB到41 dB之间以1 dB步长变化,双端输出的电压摆幅为1 Vp-p,并具有大于10 MHz的-3 dB带宽和小于21.1 mW的静态功耗。     

应用于S波段AESA的射频收发前端设计

采用0．18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3．3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5．0dBm,射频输出在2～3．5GHz频带内电压增益为6．3～9．2dB,噪声系数小于14．5dB;接收前端工作电流为50mA,输入1dB压缩点为-5．6dBm,射频输入在2～3．5GHz频带内电压增益为12—14．5dB,噪声系数小于11dB;所有端口电压驻波比均小于1．8：芯片面积1．8×2．6mm0。     

宽带单片低噪声反馈放大器

研制了0.6～6GHz单片GaAs FET低噪声反馈放大器。在该频带内,放大器芯片具有6dB增益,4dB左右的噪声系数。在1/2I_(ds)下,获得增益8dB,1dB增益压缩点为21dBm。以目前正在研制的1～10GHz两级单片芯片为例,讨论了这种放大器的设计,该放大器还可以进行级联,获得的总增益最高为50dB左右,纹波±1.5dB。     

0．18um CMOS可编程增益放大器

介绍了一种基于0．18umCMOS工艺，应用于5GHz无线局域网（WLAN）的可编程增益放大器（PGA）。该PGA采用分级可选放大器的系统结构，核心电路由交叉耦合的共源共栅放大器和电流反馈放大器组成。为消除工艺角偏差对增益精度的影响，设计中加入了增益微调的机制。后仿真结果表明：POA电压增益可在0dB到41dB之间以1dB步长变化，双端输出的电压摆幅为1Vpp，并具有大于10MHz的-3dB带宽和小于21．1mW的静态功耗。     

5～20GHz具有正斜率增益的超宽带放大器

在宽带相控阵系统中,随着频率的增加,开关、移相器、衰减器等无源元件的插入损耗随着频率增加而增大,即具有负斜率增益。无源元件的负斜率增益特性使得宽带相控阵系统的增益不平坦。针对这个问题,提出了一款5～20 GHz具有正斜率增益的超宽带放大器,用于补偿无源元件在宽频带内的负斜率增益,以取得相控阵系统整体增益平坦的效果。该超宽带放大器采用三级分布式放大器结构,并采用共发射极共集电极级联结构以取得更高的增益。同时,使用基于发射极的并联RC网络的反馈技术,实现了增益的正斜率。该放大器采用0.13μm SiGe BiCMOS工艺设计并流片。测试结果表明,在5、15和20 GHz时放大器增益分别为9.8、16.0和18.1 dB。在5～20 GHz频率范围内,该放大器具有8.3 dB的增益补偿能力,带内噪声系数最小值为3.7 dB,输入、输出回波损耗均小于-10 dB,1 dB压缩点输出功率大于8.5 dBm,芯片面积为0.70 mm×0.94 mm。     

20GHz宽带GaAs PHEMT分布式前置放大器

采用0.5μm GaAs PHEMT工艺研制了一种光接收机分布式前置放大器.该放大器-3dB带宽接近20GHz,跨阻增益约46dBΩ;在50MHz~16GHz范围内,输入、输出电压驻波比(VSWR)均小于2;带内噪声系数在3.03~6.5dB之间,平均等效输入噪声电流密度约为14.6pA/ Hz ;在输入10Gb/s非归零(NRZ)伪随机二进制序列(PRBS)信号下,放大器输出眼图清晰,具有12ps的定时抖动和166mV峰峰电压.     

宽带低噪声放大器单片微波集成电路

从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20 GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5 V工作电压下,能够在2~20 GHz频率内实现小信号增益大于16 dB,增益平坦度小于±0.5 dB,输出P-1 dB大于14 dBm,噪声系数典型值为2.5 dB,输入和输出回波损耗均小于-15 dB,工作电流仅为63 mA,低噪声放大器芯片面积为3.1 mm×1.3 mm。     

12~18 GHz GaAs MMIC低噪声放大器设计

采用GaAs工艺设计了一个12~18 GHz毫米波单片集成电路(MMIC)低噪声放大器(LNA)。采用三级单电源供电放大结构,运用最小噪声匹配设计、共轭匹配技术和负反馈结构,同时满足了噪声系数、增益平坦度和输出功率等要求。仿真表明：在12~18 GHz的工作频带内,噪声系数为1.15~1.41 dB,增益为27.9~29.1 dB,输出1 dB压缩点达到15 dBm,输入、输出电压驻波比(VSWR)系数小于1.72。     

120 nm SiGe BiCMOS 90~100 GHz低噪声放大器

基于IBM8HP 120 nm SiGe BiCMOS工艺,分析了晶体管的最小噪声系数和最大可用增益特性。采用两级Cascode放大器级联结构,研制出一种频带为90~100 GHz的低噪声放大器(LNA)。详细分析了Cascode放大器潜在的自激可能性,采用串联小电阻的方式消除不稳定性。与电磁仿真软件Sonnet联合仿真,结果表明,在频带内,放大器的输入反射系数S11<-18 dB,输出反射系数S22<-12 dB;在94 GHz处,噪声系数为8 dB,增益为14.75 dB,输出1 dB压缩点功率为-7.9 dBm;在1.8 V供电电压下,整个电路的功耗为14.42 mW。该放大器具有低噪声、低功耗的特点。     

应用于60GHz无线收发机内的带宽大于3GHz的无电感CMOS可编译增益放大器

这篇文章呈现了一个应用于60GHz无线收发机内的带宽大于3GHz的无电感CMOS可编译增益放大器,使用了改进的带负电容抵消技术Cherry-hooper放大器作为增益单元,采用了新颖的电路技术来实现增益调节,该技术在宽带PGA的设计中具有普适性,并且可以大大简化宽带PGA的设计。PGA通过两级增益单元和一级输出BUFFER的级联获得了最大增益30dB和远宽于3GHz的带宽。该PGA集成进整个60GHz无线收发机里面并且用TSMC65nm的CMOS工艺获得实现。整个接收机前端的测试结果表明接收机前端获得了18dB的可变增益范围和>3GHz的带宽,这证明提出的PGA本身获得了18dB的可变增益范围并且带宽是远大于3GHz的。该PGA电源电压为1.2V,功耗为10.7mW,核心版图面积仅仅为0.025mm^2。     

基于InP DHBT工艺的33～170 GHz共源共栅放大器（英文）

基于500 nm磷化铟双异质结双极晶体管（InP DHBT）工艺,设计了一种工作在33～170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。     

3．1～10．6GHz超宽带低噪声放大器的设计

基于SIMC0．18μmRFCMOS工艺技术,设计了可用于3．1—10．6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器（LNA）。该LNA采用三级结构：第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明：在电源电压为1．8v的条件下,所设计的LNA在3．1～10．6GHz的频带范围内增益（521）为20dB左右,具有很好的增益平坦性f±0．4dB）,回波损耗S11、S22均小于-10dB,噪声系数为4．5dB左右,IIP3为-5dBm,PIdB为0dBm。     

宽带限幅低噪声放大器设计

设计并制作了一款L-S波段宽带限幅低噪声放大器。测试结果表明,该放大器在1~3GHz工作频带内最大噪声系数NF≤1.4dB,增益≥29dB,带内增益平坦度≤±0.6dB,输入输出驻波比≤1.5,在大功率占空比为10%、脉冲功率100W下正常工作。经过验证该放大器工作性能良好可靠。     

一种利用衰减器实现的超宽带可变增益放大器

提出了一种基于有源可调衰减器的超宽带可变增益放大器,以有源可调衰减器作为可变增益放大器的核心,并与高增益放大器级联,在3.1～10.6 GHz超宽频带内实现了宽动态增益调节范围.基于Jazz 0.35 μm SiGe HBT工艺,完成了超宽带可变增益放大器的设计,利用安捷伦公司的ADS仿真软件进行仿真验证.结果表明,在3.1～10.6 GHz的超宽频带内,当电压在0.7～2.0V的范围内变化时,该放大器的动态增益变化范围大于60 dB,3dB带宽大于7 GHz,在整个电压变化范围内,S11和S22均低于-10 dB,在最大增益处,噪声系数小于5dB.