空间激光通信中智能高速模拟数据源的研制

在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需模拟各种载荷及误码率的测试.轻型、嵌入式、智能高速的模拟数据源必不可少.研制了一种基于FPGA的智能化模拟数据源,它不仅将多路视频、音频信号复合成一路高速数据流来模拟各种有效载荷(SAR,可见光,红外),它使得通信信号的速度达1.08 Gbps.而且可实现伪随机序列的传输,速度可达3 Gbps,用于误码率测试.其中高速的伪随机序列是速率智能可调节,速率范围750Mbps到3 Gbps.数据传输的类型可选择,如:视音频的串行数据流,伪随机序列,模拟数据源.     

基于伪随机信号的模拟电路软故障定位方法

针对模拟电路软故障的测试难题,提出了定位模拟电路软故障的伪随机激励测试法.伪随机激励信号是一种包含多个频率成分的连续周期信号,由m序列生成.利用该信号激励模拟电路.通过计算输出响应序列的功率谱密度,不仅可以实现模拟电路软故障的数字化特征提取.而且还可以完成对模拟电路软故障的定位.以状态变量滤波器电路为例,分别利用交流激励信号和伪随机信号进行诊断,通过对比实验,验证了伪随机信号对定位模拟电路软故障的有效性,为实现模拟电路故障诊断的高覆盖率和诊断自动化提供了一种新途径.     

基于AT89C51单片机的多路数字信号发生器的设计

基于AT89C51单片机的多路数字信号发生器是通过单片机软件控制输出多路序列信号,通过单片机的P1和P2口输出16位数字信号,并针对输出序列采取“穷举”和“走步”两种方法实现信号的输出。此多路信号发生器的输出频率设计范围为1KHZ~100KHZ,输出信号的电平幅度为两档,分别为5V的TTL电路电平和28V的CMOS电路电平,输出电路的驱动能力,扇出系数大于10。     

基于驱动电路的高速脉冲产生方案设计

针对高速脉冲放大系统线性度差、扰动大以及不稳定的问题,提出一种应用驱动电路将脉冲频率等数字信息和电平等模拟信息进行合成的高速脉冲产生方案,设计了应用D/A转换器和精密运算放大器组成可编程的电平转换运算电路。该电路根据数据编码转换运算输出大范围、高精度、高稳定度、超低串扰的电平并将其作为脉冲高低电平传送给集成驱动电路,实现了脉冲电平和幅度的精密连续可调。最后详细分析了引脚驱动器工作原理及设计方案,并成功设计出由驱动电路接收前级脉冲数字和模拟信息进而合成输出50阻抗高速大幅度脉冲的电路。     

伪随机序列和阵列的分层高速生成

本文提出了一种新型的高速生成为伪随机序列的伪随机阵列的分层结构。该结构的原理是基于一种新的概念－多次插排，它是一般的序列插排的推广。该结构的核心是一个低速的线性反馈移位寄存器的一些分层排列的高速时分多路器。这种新的结构比作者以前提出的各种生成结构的生成速率都要高得多。     

紫外光通信误码率测试系统设计

为了对紫外光通信系统的传输性能进行定量分析,设计了基于FPGA的误码序列发送和接收系统,并在上位机利用labVIEW程序实现了对误码的分析和计算。该系统发射端测试序列采用9阶伪随机m序列,并按照一定的速率传送给LED驱动电路,接收端完成光电信号处理、脉冲序列同步和数据提取,格式化后通过串口发送至上位机进行误码分析。室内测试结果表明,该设计适于完成紫外光通信系统误码率的分析和计算,可以为紫外光通信系统最佳链路的选择提供依据。     

一种多路可编程高速时钟电路的设计

本文采用博亚20MHz高稳定度晶体振荡器、集成VCO的低相位噪声锁相环时钟芯片LMX2531、高精度时钟扇出器HMC987LP5E和多阶低通滤波器,实现具有低相噪特性的4路并行输出、频率最高为2.5GHz的高速时钟电路的设计。文中给出了多路可编程高速时钟电路系统的原理框图,并详细论述了控制寄存器的参数配置以及初始化顺序过程。该时钟电路已应用于20GSa/s数字示波器的高速ADC采样模块中,实际测试及工程应用均表明,整体指标达到设计要求。     

利用太赫兹光非对称解复用器对归零伪随机码占空比压缩的全光速率倍增

利用太赫兹非对称解复用器(TOAD)对伪随机比特序列(PRBS)归零(RZ)码占空比压缩后经多路延迟叠加来实现速率倍增。实验上将周期为2~7-1、速率为2.5 Gb/s的伪随机RZ码占空比由50%压缩至12.5%后经4路精确延时叠加,保持码型不变,速率提升4倍至10 Gb/s,相对于原伪随机码,保证误码率10~(-9)的功率代价为2 dB。     

高速PRBS的设计和实现

伪随机二进制序列(PRBS)越来越受到人们的重视,被广泛应用于导弹、卫星、飞船轨道测量和跟踪、雷达、导航、移动通信、保密通信和通信系统性能的测量以及数字信息处理系统中。M序列是伪随机二进制序列中,带线性反馈移位寄存器的周期最长的一种基本序列。高速PRBS广泛用于高速通信系统中。高速PRBS由于速率较高,直接产生难度较大。本文首先分析M序列的基本原理、结构、性质,然后提出由四路并行的PRBS产生高速PRBS的设计想法,最后实现了四路并行的PRBS。     

一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz^3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。