基于FPGA的1553B总线接口设计与验证

为降低成本,提高设计灵活性,提出一种基于FPGA的1553B总线接口方案;采用自顶向下的设计方法,在分析1553B总线接口工作原理和响应流程的基础上,完成了接口方案各FPGA功能模块设计;对关键模块编写VHDL代码,并采用Active-HDL软件进行了仿真;以Virtex-5 FPGA开发板和PC机为验证平台,在FPGA中分别模拟BC与RT,在PC机指令下进行了BC与RT功能模块间的收发测试,结果表明系统能在协议规定的1 MHz数据率下稳定运行;同时,为提升接口性能,采用光纤代替传统电缆传输介质,利用FPGA内嵌Rocket IO内核进行了传统1553协议数据的光纤传输,速率可达3 Gb/s以上。     

基于FPGA的PCI接口控制器设计与实现

给出了一种基于FPGA实现PCI总线接口控制器的设计方案,从而解决了视频码流高速传输问题,使视频解码芯片能够实时解码.设计在Mode1Sim环境下对Verilog HDL源程序进行前仿真,在Xilinx ISE环境下进行逻辑综合、布局布线后下载到Xilinx公司生产的XC2V6000芯片内.在驱动和应用程序的配合下,FPGA实验板在33MHz时钟频率下,视频数据传输率达到42MB/s,数据传输效果很好,完全符合PCI总线的要求,为能够实时解码提供了高速码流.     

FPGA实现的电子内窥镜与计算机接口

介绍了一种新型的可编程逻辑器件ＦＰＧＡ及其开发工具ＭＡＸ＋ＰＬＵＳⅡ,并使用ＦＬＥＸ１０Ｋ３０开发了电子内窥镜系统与计算机ＩＳＡ总线的接口系统,并说明系统的结构和工作原理。     

基于FPGA的VME总线接口控制器

目前VME总线在航空航天领域有着广泛的应用,但由于VME总线结构及设计上的复杂性,采用商业VME接口芯片难以满足特殊环境对于可靠性的较高要求,故本文提出了利用FPGA来实现VME总线接口控制器的设计方案,使其可以实现VME总线控制功能,同时能够通过功能裁剪来满足用户特殊的设计要求。     

基于FPGA的PCI接口的设计与实现

针对PCI接口使用的广泛性,分析了现阶段实现PCI接口各种方案的优缺点,提出了一种使用FPGA实现PCI接口的设计方案,首先详细论述了该设计的PCI接口信号,重点叙述了PCI接口功能模块划分以及PCI接口的核心状态机设计原理、结构和工作过程,并对设计的PCI接口进行了仿真测试,经验证后满足PCI规范的时序要求,并在身份智能认证卡中得到了很好的应用。     

基于FPGA的航空总线协议接口设计

MIL-STD-1553B是一种应用广泛的航空总线协议,针对总线协议控制器基本依赖于进口专用器件现状,提出了以Xilinx公司Virtex-Ⅱ Pro FIGA为核心实现航空总线协议接口的系统设计方案.采用SoPC技术.将PowerPC 405硬核处理器与总线接口逻辑集成在一片FPGA上,从而使系统集成度高、扩展性强.通过测试表明,系统工作稳定可靠,满足1553B总线协议标准.     

基于FPGA的航空总线协议接口设计

MIL-STD-1553B是一种应用广泛的航空总线协议,针对总线协议控制器基本依赖于进口专用器件现状,提出了以Xilinx公司Virtex-Ⅱ ProFPGA为核心实现航空总线协议接口的系统设计方案。采用SoPC技术,将PowerPC405硬核处理器与总线接口逻辑集成在一片FPGA上,从而使系统集成度高、扩展性强。通过测试表明,系统工作稳定可靠,满足1553B总线协议标准。     

基于FPGA的CAN总线控制器设计

使用Verilog HDL硬件描述语言完成了对CAN总线控制器的设计,能够实现符合CAN2.0A协议的所有功能.本总线控制器的外部接口采用Altera公司开发的Avalon总线接口,增强了控制器的应用灵活性.本设计使用Modelsim软件完成了功能仿真和时序仿真.     

基于FPGA的多接口转换研究与实现

主要研究多路串行数据同时接收/发送,然后汇合成一路串行数据发送/接收的多串口转换技术。使用Verilog语言在FPGA上实现了该方案,分别设计了数据的接收模块、发送模块、缓存模块以及系统的分频模块、延迟模块,实现了多路串行数据在通信速率互不影响的情况下合成一路高速串行数据收发的功能。通过Quartus II仿真和实验测试验证了该设计的可行性。在PC测试中,16路波特率为4 800 bit/s的串行数据,可以以波特率为115 200 bit/s进行聚合,各路数据速率无互相影响,且误码率为0。该设计的优点在于节约硬件开支,达到串口多用的效果,适用于多路数据同时采集的实时监控系统。     

基于共用总线的多片FPGA配置电路的设计与实现

本方案提出在多片FPGA协同工作的系统中,用一块参与系统工作的FPGA取代通常采用的专用配置芯片实现多片FPGA的配置与系统的自启动,并且完成了电路设计与硬件调试。本设计有利于实现系统的小型化、集成化,在降低成本的同时能够更好地满足体积与功耗敏感系统的要求。     

基于VME总线的RDC接口电路设计

介绍了在VME(VersaModule Eurocard)总线下使用CY7C960和CY7C964设计的RDC接口电路板,阐述了CY7C960和CY7C964的作用、原理、接口及工作过程,介绍了译码电路、PROM电路以及RDC电路,最后给出了VME总线下的RDC(旋转变压器/数字转换器)接口电路板的原理图。     

基于FPGA的数字脉冲压缩算法的设计与实现

介绍了雷达信号处理系统中脉冲压缩技术的现场可编程门阵列（FPGA ）实现方法,研究和分析了线性调频信号的脉冲压缩算法,结合研究目标和设计要求,设计了一种基于数据分段的脉冲压缩处理方法,通过SignalTap仿真证明了其有效性。     

基于FPGA的VME总线DMA并行接口设计

给出一种在FPGA控制下实现的工业控制计算机通过VME总线与VME SLAVE板之间通过DMA方式进行并行通信的接口设计方案。FPGA的控制功能采用状态机工作方式实现。     

一种多相信道化宽带数字接收机的FPGA设计实现

根据雷达、电子战（EW）一体化系统需求,在Xilinx的ISE 10.1工具开发平台上,实现了一种32信道的高效高速实时多相信道化宽带数字接收机的设计。为解决因抽取而产生的接收盲区采用3 dB交叠、相邻信道间重叠50%结构。全部设计方案采用VHDL语言描述,利用ModelSim工具软件在Xilinx公司的大规模可编程逻辑器件XC5VSX95T上实现对系统的逻辑综合和时序仿真。计算机仿真验证了此方法的正确性和有效性,该结构的输出数据率稳定,硬件可实现性强。     

基于FPGA的多源信息实时传输系统

针对多传感器协同采集信息,提出了一种基于FPGA的多源信息实时传输系统。利用FIFO缓存各路数据,根据数据特性自动识别优先级,采用智能编队机制,动态传输各路数据。该系统具有通用性强、信道利用率高、智能化和可扩展性的优点,目前已成功应用于多项国家"863"预研项目和无人机及飞艇等型号项目中。实际应用证明,该系统运行稳定可靠,适应性强。     

自适应有限冲激响应滤波器的FPGA实现

对于传统的固定系数滤波器,分布式算法可以利用查找表有效提高其运行速度;但是对于自适应滤波器,其系数是不断调整的,不可以直接应用分布式算法。依据分布式算法设计了一种适用于自适应滤波器的现场可编程门阵列（FPGA）实现方法,并在Xilinx公司提供的ISE软件平台上应用Verilog硬件设计语言（HDL）进行编程,利用Modelsim和Matlab软件进行了仿真。仿真结果基本一致,验证了自适应有限冲激响应滤波器的FPGA实现方法是可行的。     

基于FPGA的可配置IIC总线接口设计

针对传统IIC总线接口的FPGA设计可重用性不高的问题,提出了一种基于FPGA的可配置IIC总线接口设计方案。该方案采用同步有限状态机设计方法和硬件描述语言Verilog HDL, 对IIC总线的数据传输时序进行模块化设计,采用Signal Tap II对设计模块进行仿真验证。实验结果表明,该设计接口作为一种主控制器接口,可实现与具有IIC总线接口的从机器件100kb/s和400kb/s的可靠数据传输。该方案具有可重用度高、可配置性强、控制灵活等优点,并已成功运用于工程实践中。     

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

介绍了一种基于现场可编程门阵列（FPGA）和第二代双倍数据率同步动态随机存取记忆体（DDR2）的高速模数转换（ADC）采样数据缓冲器设计方法,论述了在XilinxV5FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。     

基于CAN总线的接口电路设计

文中介绍了CAN总线的主要性能及特点,CAN总线在实际工业应用中的总体结构,同时给出了CAN总线协议转换器的硬件设计方法和通信协议.主要研究了CAN总线接口电路设计,所设计的总线接口电路由微处理器、CAN控制器、CAN,总线收发器组成,并且详细介绍了CAN控制器、CAN收发器的功能以及CAN总线接口的硬件电路和硬件条件下的软件设计,为后续CAN总线接口电路的应用打下了基础.     

基于FPGA的数字电视信号发生器的设计与实现

阐述了数字电视信号发生器基本原理及基于片上系统SoC(System on Chip)的FPGA具体实现。该系统能产生符合国际标准的18种普遍采用的数字电视测试用图像信号,并提供YPbPr,RGB两种视频数字和模拟输出接口。对FP-GA内部逻辑功能结构及系统的硬件构成进行了详细的说明,用单芯片多配置的方案来降低对主芯片的要求,降低了产品成本,缩短了开发周期。该数字电视信号发生器具有精度高、可靠性高、电路简单、体积小等特点。