K+对ZnO压敏陶瓷电性能的影响

采用传统的陶瓷工艺,制备了ZnO压敏陶瓷。研究了K+掺杂量对ZnO压敏陶瓷电性能的影响。结果表明:当x(K+)小于40×10–6时,对其电性能几乎没有影响;但若x(K+)超过60×10–6后,由于K+在晶界和三角区的大量偏析,破坏了晶界层的稳定,导致其浪涌电流耐受能力严重劣化。     

Nb掺杂对ZnO压敏陶瓷电学性能的影响

研究了Nb2O5对ZnO压敏材料电学性能的影响。当x(Nb2O5)从0增加到1％时，ZnO压敏电阻的击穿电压从209V／mm降至0．70V／mm，40Hz时，样品电阻从0．21MΩ降至48．3Ω，1kHz时的相对介电常数从831增大到42200。晶界势垒高度测量表明：在实验范围内，Nb对势垒高度的影响较小。ZnO晶粒的变大是压敏电压急剧降低和介电常数增大的主要原因。对Nb掺杂量的增加引起样品阻抗减小的根源进行了解释。     

La2O3的掺杂对氧化锌压敏陶瓷电性能的影响

采用传统固相法制备稀土氧化物La2O3掺杂的ZnO压敏陶瓷。采用X线衍射(XRD)、扫描电子显微镜(SEM)和压敏电阻直流参数仪对样品的物相、显微组织及电性能进行分析。结果表明,随着La2O3掺杂量的增加,ZnO压敏陶瓷电位梯度单调递增,非线性系数先增加后减小,而漏电流呈现先减小后增大的变化趋势。综合衡量ZnO压敏电阻的各项性能指标发现,在1 000 ℃烧结温度下,La2O3的质量分数为0.25%时,ZnO压敏电阻的综合性能最好,其电位梯度为532.2 V/mm,非线性系数为41.6,漏电流为3.3 μA。     

Co、Mn的掺杂形式对低压氧化锌压敏陶瓷电性能的影响

研究了Co、Mn的不同掺杂形式对低压ZnO压敏电阻显微结构和电性能的影响。发现以Co(NO3 ) 2 、Mn (NO3 ) 2 溶液代替CoO、MnO2 掺杂 ,可以降低压敏电压 ,增大非线性系数。这主要与钴的高价态有关 ,利于压敏电阻的低压化。     

Pr系ZnO压敏陶瓷的sol-gel法制备及电性能研究

以Zn(N03)2和NaOH为原料,采用sol-gel法制备了Pr系ZnO压敏陶瓷.研究了所制压敏粉体和压敏陶瓷的性能.结果表明:干凝胶在700℃下煅烧2 h,得到球状Pr系ZnO粉体颗粒,平均粒径为200 nm.1 220℃烧结制备的Pr系ZnO压敏陶瓷性能优异:晶粒大小约为3.2μm,压敏电压为910 V/mm,非...     

纳米ZnO掺杂对压敏阀片电性能和组织的影响

研究了纳米级ZnO粉料对压敏阀片的压敏电压、漏电流和压比的影响,并对其微观结构进行了分析研究,从理论上探讨了纳米ZnO影响压敏阀片电性能与微观结构的机理。研究结果表明,氧化锌压敏阀片中加入纳米ZnO后,其压敏电压显著提高。在质量分数为0~30%的范围内,随着纳米ZnO含量的增加,压敏阀片的压敏电压明显提高,其压比也呈升高趋势。当纳米ZnO含量为30%时,压敏电压约达547.54 V/mm,压比为1.149。在0~10%的范围内,随着纳米ZnO含量的增加,压敏阀片的漏电流呈下降趋势,而在10%~30%的时,漏电流又随纳米ZnO的含量的增加而升高。当纳米ZnO的含量为10%时,漏电流最小,为0.6 mA。     

Y~(3+)掺杂ZnO压敏陶瓷的微结构和电性能研究

采用两步烧结法制备了Y3+掺杂的(以Y(NO3)3·6H2O形式加入)ZnO压敏陶瓷,通过XRD、SEM和EDX系统研究了Y3+掺杂量对ZnO压敏陶瓷微结构和电性能的影响。结果表明:随着Y3+掺杂量的增加,电位梯度VT和非线性系数α提高,晶粒尺寸减小,施主浓度Nd和晶界态密度Ns降低,势垒宽度ω增大。当掺杂的x[Y(NO3)3·6H2O]为1.2%、烧结温度为1100℃时,ZnO压敏陶瓷电性能最好,其VT为675V/mm,α为63.9,漏电流IL为2.40μA。     

低温烧结ZnO压敏陶瓷研究进展

ZnO压敏陶瓷具有优异的非线性特性,广泛应用于电子仪器和电力装置领域.为了满足电子元器件低压化、小型化和集成化的要求,必须开发出烧结温度低且能与Cu、Zn、Al等贱金属实现共烧兼容的ZnO压敏陶瓷体系.总结了当前ZnO压敏陶瓷低温烧结的研究现状,讨论了ZnO压敏陶瓷低温烧结方法的优缺点,同时分析了ZnO压敏陶瓷低温烧结...     

侧面高阻釉对ZnO压敏防雷芯片电性能的影响

为了抑制压敏防雷芯片边缘低熔点元素在烧结过程中的挥发,在芯片侧面涂覆不同配方高阻釉,研究其对压敏防雷芯片电性能的影响.结果表明:涂覆了高阻釉的芯片组分均匀性得以提高、缺陷减少,样品的8/20μs大电流耐受能力提高;在1 000 mA工频电流作用下,芯片的熔穿点位于芯片中部铜电极区,利于热脱离机构动作,从而提高芯片的暂态过电压耐受能力.     

ZnO粉的预烧对ZnO陶瓷电性能的影响

本文研究了ZnO粉料的预烧对ZnO陶瓷的S-I关系曲线,阻性电流,阻性电流与频率、温度关系,冲击电流作用下V_(1mA)变化率及残压出的影响,测定了ZnO粉料预烧前后的平均粒径和比表面积,并对实验现象进行了初步理论探讨。     

锶受主掺杂对TiO2压敏陶瓷电性能的影响

采用典型的电子陶瓷工艺,制备了不同SrCO3含量掺杂的TiO2压敏陶瓷。通过对试样的压敏特性、电容特性的测试,研究了不同SrCO3含量对TiO2压敏陶瓷电性能的影响。结果表明,随着掺入SrCO3含量的变化,TiO2压敏陶瓷的电性能呈现一定的变化规律。当x(SrCO3)为0.5%时,试样表现出最好的压敏特性:V1mA为7.2 V/mm,α为3.6,εr为8.3×104,tanδ为0.53。     

银掺杂量对ZnO压敏电阻电性能的影响

通过传统的固相反应法在920℃制备了银掺杂的ZnO压敏电阻样品,考察了银掺杂量对样品烧结特性和电性能的影响。结果表明,银掺杂不利于样品的致密,但对于ZnO压敏电阻的电性能有明显的影响。当银在ZnO基体中的质量分数由15%增加到25%时,样品的压敏电压由1900V/cm降到600V/cm,对应的非线性系数由15.4降到9.0。这为进一步控制ZnO压敏电阻的电性能提供了新的途径。     

Na掺杂对ZnO压敏材料电学性能的影响

研究了Na2CO3对ZnO压敏材料电学性能的影响。当掺入的Na2CO3之摩尔分数x从0增加到0.2%时,ZnO压敏材料的击穿电压从209 V/mm增加到934 V/mm,1 kHz时的相对介电常数从1 158降到57。晶界势垒高度测量表明:在实验范围内,Na对势垒高度的影响较小。ZnO晶粒的变小是压敏电压急剧升高和介电常数减小的主要原因。对Na2CO3掺杂量的增加引起ZnO晶粒减小的原因进行了解释。