基于FPGA的时间间隔测量系统的设计

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环（PLL）电路得到高频时钟,时钟管理器（DCM）实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中     

基于FPGA的时间间隔测量模块设计

介绍一种基于FPGA技术的时间间隔测量方法,通过分析FPGA的主要技术优势及其在工业控制领域中所处的重要地位,给出设计时问间隔测量模块所选用的FPGA器件并进行硬件设计,以及所选用的软件并进行软件设计.描述时间间隔测量模块的软件及硬件设计方法,给出设计过程的硬件原理图及软件流程图,并对设计的各功能模块进行功能时序仿真.     

基于FPGA的星载激光测高仪飞行时间测量

激光测高仪是通过测量激光脉冲的飞行时间来获得测高仪与测量目标之间的距离,因此激光飞行时间测量的准确性是衡量其系统能力的根本指标.研制了在星载激光测高系统中基于单芯片现场可编程门阵列(FPGA)的激光飞行时间测量模块.该模块采用高频计数法结合数字内插法的技术,且单片FPGA的使用提高了激光测高仪的距离分辨率、缩短了测量时间.同时大大简化了电路结构和系统体积,受外界环境干扰小,十分符合星载激光测高要求.最后通过地面检测,整个系统在500 km范围内一般条件下获得±50 cm的测高精度.     

频率测量研究综述

随着频率测量系统在通信、导航、空间科学、计量等领域的广泛应用,针对提高频率测量精度,使测量频率范围加宽、频率测量能高速可靠自适应地进行的问题。文中通过对频率测量分类介绍,结合各学者的研究成果,将各频率测量方法的优缺点进行比较。阐述了频率测量将逐步实现自动化,具有更好的一致性、利于减少误差、提高测量精度。     

脉冲激光测距中高速精密时间间隔测量研究

在脉冲激光测距系统中,设计实现了基于FPGA和TDC-GP21的高速精密时间间隔测量系统.采用TDC-GP21的高精度测量模式,配置TDC-GP21完成了时间间隔测量,通过校准测量对测量结果进行补偿修正,提高了系统的测量精度;设计了多级嵌套状态机实现高速SPI通信,减小了系统单次测量周期;分析了影响测量精度的因素,比较分析了3种时刻鉴别方法的漂移误差,设计了高通阻容时刻鉴别模块,减小了系统的非线性误差.实验分别进行了基于FPGA脉冲信号的时间间隔测量和激光测距试验,对比验证了系统的测量误差,分析了系统在测量区间的线性度.实验结果表明,系统可以实现高速稳定测量,线性度良好,重复测量频率达1kHz,测量精度在±100ps内.     

频率测量研究综述

频率测量,主要分为五类:直接测频法、时间间隔—相位转换测频法、数字化测频法、内插测频法和混频测频法。直接测频法是对频率直接进行测量;时间间隔—相位转换测频法是利用相位重合点检测技术将对频率的测量转化为对相位的测量;数字化测频法是利用现场可编程门阵列使频率测量能高速可靠的进行;内插测频法利用内插法完全消除频率测量原理误差的优点来进行高精度频率测量;昆频测频法利用混频技术使待测频率和标频相匹配来实现高精度频率测量。本文综述了频率测量间题的研究成果,并进行了分析和总结。     

基于FPGA的精密时间间隔测量仪设计

介绍一种基于FPGA的精密时间间隔测量仪的研制过程。精密时间间隔测量仪是应科学试验中高可靠性、高精密度和多通道等测量要求而研制的。精密时间间隔测量仪以PXI接口为平台设计成为虚拟仪器,一个PXI系统可插多个精密时间间隔测量仪板卡,每个板卡可对1个起始通道与8个停止通道的脉冲信号进行时间间隔测量,同时测量停止脉冲的脉冲宽度。精密时间间隔测量仪以FPGA为测时核心,利用锁相环倍频和时钟分相技术,测量分辨力可达到1ns,测时范围可达10ns-10ms。     

基于TDC-GP2的高精度时间间隔测量系统设计

摘 要：为了实现卫星定位系统中的时间同步,设计了一种高精度、高分辨率的时间间隔测量系统。采用两片时间-数字转换芯片TDC-GP2,将脉冲计数法和数字内插法相结合,使测量精确度能够达到1ns,分辨率可以达到100ps,量程范围可达1ns~1s;具有体积小、精度高、使用灵活等优点,能够广泛的应用到不同的时间同步系统中。     

基于CPLD和单片机的激光测距时间间隔测量

为了达到提高时间间隔测量精度的目的,采用复杂可编程逻辑器件和单片机实现脉冲激光测距时间间隔测量系统中的模拟内插法的方案,设计了测量系统与测试电路,并对该方案进行了验证,得到了200ps精度的时间间隔测量系统.结果表明,可编程逻辑器件的使用可大大简化电路结构,使得整个系统结构简单化.采用该设计方案的激光测距系统具有体积小、可靠性高的特点.     

脉冲激光测距系统中高精度时间间隔测量模块的研究

时间间隔的测量精度对脉冲激光测距系统的测量精度起决定作用.为此研制了一高精度时间间隔测量模块,该模块基于专用时间数字转换芯片开发,采用延迟线插入法技术,最大测量时间可高达200ms,测时分辨率最高可达125ps,对应测距分辨率18.75mm,适用于远距离的测量.给出了硬件和软件设计方法以及模块的测试结果.     

基于循环平稳性的约束自适应多径时延估计

在有多径信号、多通道非平稳干扰信号以及平稳背景噪声的情况下,不考虑多径信号传输的时延估计方法不能准确地估计时延,甚至估计性能会恶化.为此,本文提出了基于循环平稳性的约束自适应多径时延估计算法,并对算法的收敛性能进行了分析.该算法可以有效地抑制干扰和噪声的影响,在低信噪比的情况下直接地、准确地进行自适应多径时延估计,特别对噪声是空间相关的情形也适用,克服了传统算法不能直接估计非整数倍采样间隔的时延和多径时延的缺点.计算机仿真试验验证了新方法的有效性.     

一种基于环振的SRAM型FPGA延迟测试方法

提出一种使用环形振荡器对SRAM型FPGA内部延迟进行精确测试的方法。该方法利用SRAM型FPGA的可重构性在其内部构造环形振荡器,通过基准信号对分频后的振荡信号周期进行测量,从而得到环振回路中逻辑部件的延迟值。应用该方法,对一款Virtex-4型FPGA的内部延迟进行测试。结果表明:在环振初始振荡频率小于芯片工作极限频率的情况下,延迟测试的误差小于1 ps,与其他检测FPGA内部延迟故障的方法相比,检测精度有很大的提高,同时,该方法对SRAM型FPGA具有较高的普遍适用性。     

基于FPGA的高精度相位测量仪的设计

本文介绍了基于FPGA的自带移相信号源的相位测量仪的设计。在系统设计中研究了DDS信号源的FPGA实现方法。经过验证,系统结构简单,运行可靠。     

基于FPGA的高精度相位差测量算法实现

首先介绍了两种高精度相位差测量算法,一种是基于直接数字频率合成（DDS）的相关测量法,另一种是基于快速傅里叶变换（FFT）的FFT测量法。其次,通过理论仿真分析两种算法在不同信噪比和数据长度下的性能,并在此基础上给出了硬件平台的设计方案。最后,基于高性能的FPGA芯片XC5SX95T,搭建了硬件实验平台,完成了两种相位差测量算法的硬件实现。经过实测,该硬件平台能够达到良好的相位差测量精度。     

基于半带滤波器的插值结构FPGA优化实现

提出了一种在FPGA中以半带滤波器为基础实现插值系统的优化结构.该结构结合半带滤波器自身特性及代数变换,降低了计算复杂度和对系数量化位宽需求,并通过使用多级插值方式降低了滤波器阶数.辅以时间换空间的串行逻辑设计思想,最大可能减少了硬件乘法器的数量.相对传统方法,该结构以极低的资源消耗,获得了很高的滤波性能.     

基于时间约束的FPGA数字水印

该文提出一种基于时间约束的FPGA数字水印技术,其基本思想是将准备好的水印标记嵌入非关键路径上的时间约束来定制最终的下载比特流文件,同时并不改变设计的原始性能.这一方法能保证水印标记所对应的下载比特流文件的唯一性,从而可对FPGA设计模块的所有权提供强有力的证明。与其他方法相比,该文提出的技术不仅具有零空间开销和低时间开销,而且还有效地提高了信息嵌入量。     

基于可配置延迟链的蝶形强物理不可克隆函数设计技术研究

物理不可克隆函数(PUF)作为芯片及系统的安全可信“根”,广泛应用在密钥管理、设备认证和指纹识别等重要领域,是目前解决芯片及系统安全问题最有效的方法之一。该文通过对PUF电路结构、工作特性和现场可编程门阵列(FPGA)结构的研究,提出一种基于可配置延迟链的蝶形强PUF (CBS-PUF)设计方法。首先利用FPGA中3种基本单元构建两条对称的可配置延迟链,并将延迟链首尾交错互联形成蝶形强PUF;然后基于FPGA搭建了PUF测试平台并开发了响应采集工具,实现激励-响应的自动化采集;最后,分析CBS-PUF的可靠性、均匀性和唯一性等性能,并讨论了抗模型攻击的具体方案。实验结果表明CBS-PUF的稳定性为99.34%,均匀性为51.02%,唯一性为47.2%,模型攻击效率最高为50.91%,可广泛应用在芯片及系统安全领域。     

基于FPGA的实时PHAT加权广义互相关时延估计器

针对水下超声探测的应用需求,在对广义互相关时延估计算法的研究基础上,设计了一种基于FPGA的实时的PHAT加权广义互相关时延估计器。在设计中应用流水线结构提高了系统的工作频率,利用DSP Builder和硬件描述语言联合设计降低了设计的难度。仿真和实验结果表明,所设计的时延估计器时延估计准确,其工作频率可以达到92.79 MHz,能够满足实时性的要求。     

基于FPGA进行时隙交换网络设计

本文提出了一种利用FPGA进行256×256时隙交换网络设计的方法,并对设计中时分交换(T接线器)的基本原理、ST总线格式等基础知识进行了介绍.最后给出了FPGA设计的顶层规划,由于FPGA的资源丰富,开发工具使用方便,相对于专用的时隙交换网络,该实现方法具有更强的扩展性和灵活性.在实际应用中,该设计也表现出了很高的可靠性.     

基于FPGA的图像缩放技术分析

针对轨道交通调度显示系统中监控视频控制器的实际需求,介绍了双3次插值图像放缩算法和抗混叠滤波器的原理,提出了作为视频控制器核心的图像缩放技术的功能划分,分析了基于现场可编程门阵列(FPGA)的图像缩放技术实现的工作流程,论述了输入缓冲、图像缩放、帧频调整和图像拼接等功能模块的详细功能和实现方案,完成了对该技术实现的仿真分析,比较了该技术实现与传统图像缩放技术的仿真结果。