DIF-2FFT算法的矩阵形式的DLP计算模式

快速傅里叶变换(FFT)是减少离散傅里叶变换(DFT)计算时间的算法。而在无线/移动通信系统中无线通信算法和多媒体应用处理算法中存在大量的矩阵或向量运算,均可以由DLP计算实现。本文研究的FFT算法就存在大量的矩阵运算,通过对FFT矩阵算法的分析,本文提出了在DLP计算模式下通过阵列计算机来实现FFT的快速算法,在MATLAB仿真平台上进行了传统算法与改进之后算法的比较,提出了进一步减少运算时间的FFT并行算法。     

FFT算法的 DSP实现

在介绍FFT算法基本原理的基础上,提出一种基于DSP芯片实现FFT算法的方法。算法程序研究表明该方法可实现FFT运算,并能提高其运算速度和精度。     

数字信号处理器中FFT的实现

本文深入探讨了FFT算法的特点,并对FFT算法在DSP上的实现方法进行了详细的分析.通过分析阐述并总结了利用DSP实现FFT算法的步骤及规律.     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

WFTA算法的FPGA设计与实现

Winograd傅里叶变换算法（WFTA）利用旋转因子W的特性对其进行分解,能够把FFT运算中乘法次数降到最低,是一种高效且资源占用相对较少的FFT实现方法。以256点分解为两维16×16点的小数组WFTA进行运算为例介绍了大数组WFTA算法的FPGA设计与实现方案。仿真测试表明,所设计的256点FFT处理器,乘法器资源消耗仅为基-2FFT的1/2、基-4FFT的2/3,且在100 MHz主时钟频率下完成运算仅需5.8μs,满足FFT处理器的高速实时性要求。     

一种按时间抽取的混合基实序列高效FFT算法

针对2N点实序列FFT的实现,分析了FFT运算的基本原理,并在基本原理的基础上介绍了一种按时间抽取的混合基FFT算法.此算法采用"包装"算法和基2-基4混合算法结合的方法进行运算.通过复杂度分析,显示了此算法与传统的单一基2或基4的FFT相比,大大减少了计算过程中所需的实加法的个数;当点数大于1024时,所需实乘法的个数也有所减少.这是一种实序列FFT的高效低复杂度算法.     

3780点FFT处理器的研究

3780点FFT模块是地面数字多媒体／电视广播传播系统（DMB—T）中的重要模块之一，由于该模块不能直接利用现已成熟的基-2和基-4的算法，故给出了三种实现3780点FFT的算法和处理器结构，分别是内插成4096点的FFT算法、混合基FFT算法和综合分解算法，并对各种方法的优缺点进行了讨论。     

一种基于DFT的DCT改进算法的研究

离散余弦变换（DCT）是一种广泛应用于信号处理、图像处理领域的重要工具,并已被多个国际标准所接受。将DCT应用到实际系统中的前提是具有能够快速实现的算法。给出了一种基于DFT的DCT/IDCT的实现,它避免了变换序列长度的限制。由于DFT可以由FFT实现,所以这种实现方式进而利用到FFT的优势。在满足输入序列长度满足一定条件的情况下,对所提出的算法做了进一步的优化,使得DCT的实现更加容易。     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法 ,使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换 ,由于采用专用FFT硬件处理与DSP相结合的处理结构 ,使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性     

基于定点DSP的FFT运算及误差分析

在定点DSP中进行FFT运算,由于存储器字长有限,可能会产生量化误差、舍入误差和溢出误差,并随着蝶形运算级数的增加而逐渐累积。文章分别对定点FFT运算中的固定精度算法和扩展精度算法在不同字长的硬件系统中进行FFT运算所产生的误差进行仿真对比,实验结果为在定点DSP中实现FFT运算提供参考。     

基于CORDIC算法的流水线型FFT处理器设计

首先分析了基二FFT算法的原理以及在FPGA上实现FFT处理器的硬件结构。其次详细研究了在FPGA上实现FFT的具体过程,利用CORDIC算法实现了旋转因子乘法器,解决了整体设计过程中主要面对的几个关键问题,最终利用Verilog编程实现了基二流水线型FFT处理器,利用MATLAB与MODELSIM结合仿真结果表明该设计满足FFT处理器的基本要求,在10 MHz的采样率下完成32点FFT只需要14.45μs,设计方法也简单易行,具有一定的推广价值。     

FFT在低功率微程序控制器中的应用

低功率微处理器的储存空间比较小,如何用其实现FFT变换一直是一个比较重要且很难实现的问题。详细介绍了实现FFT的具体算法包括低功率微处理器的固有缺点,采集样本需要注意的问题及其程序实现,加窗程序以及在实现过程中应注意的问题。在低功率微处理器中实现了FFT变换,结果表明所设计的方法在低功率微处理器中具有良好的性能。     

基于浮点DSP的快速傅里叶变换实现

论述了采用浮点数字信号处理(DSP)芯片TMS320VC33实现快速傅里叶变换(FFT)。分别采用了C语言和汇编语言实现FFT算法。实验结果验证了汇编语言比C语言更适合实现复杂算法,也验证了实现算法的正确性,表明了利用DSP控制器特有的反序间接寻址FFT的实现是很方便的,且实时性非常好。     

多载波中的实数FFT及其离散Hartley变换实现

在OFDM／DMT多载波调制中，FFT为实数FFT（Real—Valued FFT），输入全部为实数，变换后的输出为偶函数即具有一定的共轭特性。相应地，IFFT为实数FFT的逆过程。实数FFT的实现与复数FFT具有很大的不同，文中提出了一种基于离散Hartley变换的实现方法，运算过程全部为实数过程，与复数FFT相比，所需的乘法、加法运算以及RAN的开销均大幅度降低。     

定点FFT量化误差模型及性能分析

介绍了快速傅里叶变换（FFT）的基本原理,针对硬件实现中的定点运算,分析推导出了不同FFT长度扣不同量化位数带来的误差模型,并进行了实验验证。结果表明,相同量化位数条件下,FFT长度越长误差越大;相同FFT长度条件下,量化位数越多,误差越小。实验结果为FFT设计提供了参考。     

基于MegaCore的FFT模块在FPGA上的实现

在FPGA上实现Hvr算法可以充分利用FPGA设计的灵活性和快速性,适合高速数字信号处理。提出了一种利用Altera公司提供的MegaCore开发H可模块的方法,并在FLEX10K系列的FPGA上予以实现,给出了设计框图和仿真波形,并对实现原理进行了详细说明。仿真和应用表明,此模块运算速度快,精度高,工作稳定,且设计成本低。     

一种适用于在FPGA中实现频域均衡的高精度FFT结构

本文简单介绍了频域均衡基本原理 ,并针对其在 FPGA中的实现提出了一种基于频率抽取算法的 FFT实现结构。此结构具体服务于 2 5 6点基二 FFT变换 ,为充分满足在FPGA中实现频域均衡的要求 ,具有占用硬件资源合理 ,计算精度高的特点     

基于Vivado HLS 的FFT IP核设计与实现

研究基于Xilinx高层次综合工具HLS设计FFT IP核的新方法,并在Zynq平台上搭建音频频谱显示系统用于对设计的FFT IP核进行测试。首先用Matlab生成1024点FFT算法所需要的旋转因子,然后用C语言编写FFT算法程序后经HLS综合成IP核并进行了两次优化,与优化前相比延迟时间节省了19%到40%,LUT资源节省18.5%。测试结果表明,所设计的FFT IP能够成功地实现音频信号的频谱分析。