高速A/D与微处理器间的数据缓存技术

由于数字信号处理的种种优点,现在多数时候是将模拟信号转换成数字信号再进行处理。在雷达系统中往往产生高频信号,要对这类信号进行数字处理,根据恩奎斯特采样定律,要求A/D采样率高达Gsps量级。对此例高频信号进行采样的系统,就是所谓的高速数据采集系统。高速数据采集具有系统数据吞吐率高的特点,要求系统在短时间内能够传输并存储采集结果。模数转换后的数据快速存储能力在一定程度上制约着A/D转换的频率和最大采集时间。故高速数据采集系统中的数据存储是一个热点和难点。文中研究讨论了一种高达1Gsps的A/D与微处理器间的数据缓存技术。     

高速A/D数据采集的SOPC设计

本论文对高速 A/D 数据采集的 SOPC 系统进行了设计。本设计以美国模拟器件公司的高速 AD 芯片 AD9433为转换芯片,在 Stratix EP2S180 DSP 开发板上进行设计。AD9433直接从信号源采集一个模拟信号转换为12位数据。软件设计中对采集到的数据原封不动地从 DAC904数模转换器输出,从而可以得出输入输出的波形完全一致。     

双微处理器间的数据块高速单向传送

大多微处理器系统中，通过串行接口或并行接口进行处理器间数据交换的主要缺点，是每个字节都可能有相应的中断开销（或查询等待）。为此，介绍一种双微处理器间的数据通信电路，它属于共享存储器数据交换方式，可以实现两个８０３１间的数据块高速单向传送。由于单次传送的是整个数据块，相应的程序执行额外开销就可以降低到很低的限度。     

基于低速微处理器的高速数据采集系统

给出了一种高速脉冲信号采集系统的设计方案,仅利用普通微处理器即可实现对高速脉冲信号的数据采集,对高速A/D、高速缓存、逻辑控制以及数据通信接口等内容进行了讨论,提出了更为有效的同步控制方式.该设计方案电路简单,并可扩展为多通道同步数据采集系统.     

高速数据采集系统中数据存储电路的方案确定

介绍了高速数据采集电路中数据高速存储及读取的几种方案，每个方案的特点和在不同情况下的应用。     

高速微处理器系统的电磁兼容设计

由于外界环境存在各种电磁干扰，主要介绍高速微处理器系统设计过程中，可能遇到的电磁兼容性问题以及针对这些问题所采取的主要解决方法。重点从电源、时钟源等硬件设计方面进行分析，提出设计过程中的注意事项，提高高速微处理器系统工作的有效性和可靠性。     

多核微处理器核间高速互连技术

随着VLSI技术和半导体制造工艺的不断发展,多核处理器已经取代了单核处理器.当技术和工艺的发展使片上多处理器中核的数目增加时,各个处理器核之间的互连及其通信就成为制约处理器性能提高的瓶颈.为了能够充分发挥多核处理器的高性能,文中根据当今主流多核处理器的互连方法,通过分析各种互连方法的优势与不足,提出了针对不同的核的数目和结构采用不同的互连方法,指出将新材料、新技术、新器件与已有的成熟的多核互连方式相结合是提高多核互连效率的有效方法,并阐述了未来多核互连的研究方向和发展趋势.     

一种基于A/D和DSP的高速数据采集技术

雷达接收机将雷达回波信号变成中频信号,数字信号处理系统对中频信号采样和处理.本文介绍一种基于A/D和DSP的中频信号采集技术;给出数据采集系统的原理和框图,并对A/D与DSP的接口电路进行分析.用FIFO作为两者之间的接口效果很好;DSP通过CPLD对采样时序进行控制,可增强系统的灵活性.     

A/D高速采集模拟信号的阈值设定

引言 A/D转换接口电路是数据采集系统前向通道中的一个环节,它的作用是将模拟信号转换成可供计算机处理的数字信号,是一般控制系统中不可缺少的环节之一.人们有时需要对A/D转换的数据设定一个阈值作为判断和处理的依据, 例如设置一个阈值并使之与 A/D转换的结果相比较,当A/D转换的数据结果大于或小于该阈值时,作为开始或结束某一操作的判断依据.但是如果这个阈值设置不合理,就会引出问题.     

基于单总线微处理器的高速存储方法

针对单总线数据采集中数据传输和存储速度较慢的情况,提出了一种利用DMA(直接存储器访问)技术和流水线FLASH存储来实现高速存储的方法;该方法通过AVR单片机和CPLD控制产生DMA和FLASH片选时序,不经过CPU直接往FLASH里写一页数据,在第一片FALSH进行数据编程忙而无法对其进行操作时继续往下一片FLASH里写一页数据,如此循环实现FLASH的流水线存储;实验结果表明,采用DMA和流水线存储技术,数据瞬态传输速度提高了10倍,整体存储速度提高了4倍,系统可靠性好、性价比高、可以广泛使用.     

VC环境下高速数据采集的实现

介绍了在 Visual C++环境下 ,利用硬件中断和多线程技术实现 PCI2 0 0 2数据采集卡的高速数据采集的方法 ,成功地解决了高速连续采集时丢点的问题     

用于声呐目标识别的多处理机信号处理系统的研究

介绍了用于声呐目标识别的多处理机系统，该系统以ＴＭＳ３２０Ｃ３０为基本处理单元，具有较强的并行处理能力，整体运算速度可达１３２ＭＦＬＯＰｓ，本文还介绍了系统的硬件结构设计，给出了多片Ｃ３０系统的软、硬件调试方法，并概述了系统在主动声呐目标识别中的应用情况。     

大型传感器网络中高速连续数据流的缓存策略

大型传感器网络是指一种规模巨大的传感器网络,其传感器节点多达上万个(设为n),如果每个传感器的采样率为1ms,每个采样点为24bits,则整个网络产生的数据总流量可高达24nkbps(因为n可达上万,所以流量可达几百Mbps).如何实现这个巨大网络中传感器节点到基站的高速连续数据流的缓存,是保证整个网络顺利运行的关键所在.采用FPGA和异步FIFO的结合,完美地解决了这个问题.     

基于FPGA控制的高速数据缓冲接口技术

提出了一种以FPGA为控制核心的高速数据缓冲接口电路，在其控制下低速外设输入的数据能可靠地与高速串行彩色显示器进行数据传输。将其运用于智能小区的信息显示系统中，显示系统的各种状态参数和报警参数。     

基于DDR3 SDRAM的高速大容量数据缓存设计

为了满足对高清非压缩视频数据的实时采集要求,解决常用数据缓存因容量小、数据读写速率低等缺点带来的数据丢失问题,提出了一种基于DDR3 SDRAM的高速大容量数据缓存的设计方法;该方法采用了不同时域数据处理技术、高速数据存储技术以及总线优先级仲裁技术,实现了数据速率高达400 Mbytes/s的实时数据的高速缓存;实践证明,该数据缓存可应用于高清非压缩视频数据的实时采集系统中。     

基于TMS320VC33的PCI高速数据采集系统设计

本文介绍了一种基于TMS320VC33的PCI高速数据采集系统的设计方法．实现在卡上完成数据处理,提供了从硬件到软件设计的解决方案,并给出了测试实例,此设计传输快、性能高,能长时间实时不掉点地向计算机提供信号的时频信息     

基于多优先级缓存队列的远程数据传输技术

为了实现多信道支持数据传输技术和混合通信模式的通信协议,从两优先级队列模型入手,分析、设计和实现一个具有多优先级处理能力的发送缓存队列数据传输机制,由面向上层的输入队列和面向不同信道的输出队列构成。为满足实际应用的要求,在队列模型的基础上增加数据包复用、发送状态反馈和换信道重发等机制。通过在一个远程监控系统中的实际应用和一系列实例测试,论证该队列机制具有一定的可行性和可靠性。     

高速高精度ADC系统研究

由于单个ADC模拟输入带宽的限制,混合滤波器组ADC系统不能够直接对高达数GHz的模拟信号进行采样.本文提出了基于混频器和低通滤波器的抽取器数学模型,并且从时域和频域进行详细的分析和证明.最后在混合滤波器组ADC系统的基础上,提出了基于混频器和低通滤波器的高速高精度混合滤波器组ADC系统,它完全满足软件无线电和雷达等多个领城的高速高精度要求.     

利用FPGA实现与TS201的LinkPort高速数据互联

本文介绍了一种基于LVDS的高速数据传输的接口LinkPort,给出了在Xilinx的FPGA中实现该接口的原理以及关键设计,并成功地将LinkPort口通信的技术应用到雷达测速系统中。