基于IEEE802.11a全集成低噪声放大器的设计

针对传统的宽带LNA普遍存在噪声系数大、芯片面积相对较大等不足,采用0.18 μm CMOS工艺设计了一种基于IEEF802.11a的全集成低噪声放大器(LNA),选用源级电感负反馈电路,实现了良好的输入匹配.调整偏置电压和MOS管的宽长比进行了噪声优化.后仿真结果表明,在5.15～5.825 GHz的频带范围内,增益S21大于16.03 dB,增益平坦度为1.51 dB,最大噪声系数和输入三阶截点分别为2.565 dB、-2.15 dBm.采用1.8V电源供电,电路总功耗约为13.29mW.     

基于谐波抑制技术的高线性CMOS LNA

基于0.18μm CMOS工艺,设计了一种差分低噪声放大器(LNA)。为了改善该放大器的线性度,提出了一种谐波抑制技术。该技术在增益级采用RC反馈网络。该技术的应用可将共栅晶体管漏极的三阶谐波分量反馈回共栅晶体管源级,以抑制LNA输出端口三阶谐波分量的产生。电路仿真结果表明,与传统的LNA相比,改进后的LNA的输入三阶交调点IIP3提高了约4d B,验证了该技术的实用性和可行性。     

地面数字电视调谐器前端宽带低噪声放大器设计

设计了一种宽带CMOS低噪声放大器(LNA)。采用基于前馈原理抵消噪声的CG(共栅)结构,其频率范围覆盖电视调谐器的频道范围(50～900 MHz)。相比传统的电阻负反馈低噪声放大器,提出的放大器电路具有更好的性能指标。在工作频率内,电压增益(S21)大于14.3 dB,S11小于-11.3 dB,噪声系数(NF)低于2.87 dB,增益1 dB压缩点为-4.4 dBm,输入参考三阶交调点(IIP3)高于5 dBm。     

北斗导航终端S频段单级低噪声放大器设计

设计了一种工作于北斗导航终端S频段有源天线的单级低噪声放大器(LNA)。电路结构简洁、噪声低、体积小,全面考虑了回波损耗、噪声系数、增益、稳定性等指标。在利用ADS软件反复仿真优化的基础上,设计制作了电路实物。实测表明所设计的LNA在S频段处的增益为10.95 dB,噪声系数最大仅为1.075 dB,输入输出回波损耗均在-10 dB以下,反向隔离度为-25.681 dB,适用于北斗导航终端S频段有源天线的第一级信号放大。     

基于变压器反馈的紧凑型宽带低噪声放大器

运用变压器反馈技术,基于65 nm CMOS工艺设计了一款紧凑型宽带低噪声放大器。电路采用两级共源共栅结构,基于变压器的输入匹配网络实现了宽带输入匹配,漏源正反馈提高了电路的增益,漏源负反馈增强了其稳定性,电路总面积仅为0.156 mm²。仿真结果表明,设计的宽带低噪声放大器的最大增益为18.2 dB,3dB带宽为31～45 GHz, 1 dB带宽为32～44 GHz。在36 GHz时,最低噪声系数为4.5 dB,1dB带宽内噪声系数均低于5.2 dB。     

6GHz-6.5GHz低噪声放大器设计

介绍了一种C波段低噪声放大器的设计原理和方法,并给出了设计结果和测试结果。为了达到较高的增益和较好的增益平坦度,采用两级级联加一级单片放大的结构,利用Designer V2仿真优化功能设计了输入、输出及级间匹配电路。最后设计的放大器在6GHz-6.5GHz范围内增益48.47±0.4dB,噪声系数小于1.2dB,输入驻波比小于2,输出驻波比小于1.5。该LNA模块的试验测试结果和设计符合很好。     

一种低功耗CMOS并行双频低噪声放大器

基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种低功耗单端输入转差分输出的并行双频低噪声放大器。采用带有源级电感负反馈的共源共栅结构,在功耗限制下在双频段对输入阻抗和噪声性能同时进行优化,实现并行接收,并具有单端输入转差分输出的功能。该低噪声放大器核心电路尺寸为450μm×350μm。仿真表明,低噪声放大器(LNA)在1.227GHz和1.575GHz工作频率处的输入回波损耗分别为-11.61dB和-12dB,功率增益分别为14.67dB和12.68dB,噪声系数分别为2.3dB和2.53dB,输入l dB压缩点分别为-18.5dBm和-14.5dBm。在1.8V电源电压下,功耗仅为8.4mW,可用于航空航天领域的电子系统中。     

CMOS低噪声放大器Miller效应分析与噪声优化

根据反馈分解理论将晶体管栅漏电容分解等效到放大器输入输出两端,研究了栅漏电容对低噪声放大器(LNA)输入阻抗和噪声系数的影响.基于分析结果对阻抗及噪声公式进行了修正,提出功耗约束条件下的LNA噪声优化方法.设计的2.4 GHz LNA基于中芯国际(SMIC) 0.18 μm RF CMOS工艺,版图后仿结果表明：在1.2 V的工作电压下,该低噪声放大器直流功耗仅为2.4 mW,噪声系数为1.0 dB,功率增益为16.3 dB,输入输出反射损耗均小于-22 dB,三阶互调点IIP3为-3.2 dBm.相比已有的设计,根据修正公式设计的LNA在功耗、输入阻抗匹配、噪声系数等性能指标上有较大的改善.     

无螺旋电感的小面积SiGe HBT宽带低噪声放大器

设计了一款无螺旋电感的1~6 GHz频段的小面积高性能SiGe HBT宽带低噪声放大器(wideband low noise amplifier,WLNA).采用具有优良阻抗匹配特性的共基放大器作为输入级,并采用噪声抵消技术抵消其噪声达到输入噪声匹配;共射放大器作为输出级,有源电感替代螺旋电感实现电感峰化技术来扩展频带宽度、提高增益的平坦度.基于Jazz 0.35μm SiGe BiCMOS工艺,完成了版图设计,WLNA的版图尺寸仅为105μm×115μm,与使用螺旋电感的WLNA相比,芯片面积大大减小.利用安捷伦公司的射频/微波集成电路仿真工具ADS进行了验证.结果表明:该WLNA在1~6 GHz频段内,S₂₁>16 dB,NF<3.5 dB,S₁₁<-10 dB,S₂₂<-10 dB.对于设计应用于射频前端的小面积、低成本、高性能的单片WLNA具有一定的指导意义.     

一种低噪声放大器衬底电阻噪声抑制技术

为了降低低噪声放大器(Low Noise Amplifier, LNA)的噪声系数(Noise Figure, NF),提出了一种LNA衬底电阻噪声抑制方法。根据金属-氧化物半导体场效应晶体管(Metal-Oxide Semiconductor, MOS)的衬底寄生电阻在源衬电容间产生噪声电流的原理,利用MOS管衬底电阻的小信号模型得出衬底噪声电流在大于一定的衬底电阻阻值时存在反比关系,采用增大衬底电阻阻值方法来降低MOS管衬底电阻噪声,从而减小整体LNA的噪声系数。将此方法应用于共栅级、电阻负反馈共源级与源简并电感型共源级等3种LNA中,采用台积电0.18μm互补金属氧化物半导体工艺设计,仿真结果表明,应用降噪技术后,共栅级、源简并电感型共源级和电阻负反馈型共源级LNA的NF最高降幅分别为0.99 dB、1 dB与1.18 dB。所提方法能够有效降低LNA的NF,并且提高3种LNA的线性度。     

L波段F类高效率载片式功率放大器设计

为解决传统F类功率放大器受晶体管输出电容和输出电感影响,导致调谐匹配网络结构复杂的问题,提出了一种紧凑型的输出调谐匹配电路结构。通过分析基波匹配电路的阻抗特性,在谐波频率处可将其等效为一段有限的到地电抗。在设计谐波匹配电路时,将该电抗元件与谐波匹配电路进行协同设计,避免引入多余的元件来消除基波匹配网络对谐波匹配网络的影响,减小了功放的整体面积。最后,仅引入一个LC串联谐振网络,实现对输出二次\\三次谐波的控制以提高输出效率。基于该电路结构,采用0.25 μm GaN HEMT管芯设计了一款L波段高效率功率放大器,并且使用内匹配技术在7 mm×8 mm铜-钼-铜载片上实现。实测结果表明,在漏源电压28 V、10%占空比的脉冲输入的工作条件下,该功率放大器在1.18~1.42 GHz频带内实现饱和输出功率48.1~48.4 dBm,功率附加效率61%~63%,功率增益大于26 dB。该结构在提高效率的同时,降低了电路复杂度。     

基于噪声抵消的有源匹配SiGe HBT低噪声放大器设计

基于Jazz0.35μmSiGe工艺,设计了一种满足2G、3G和WIMAX标准的有源匹配SiGe HBT低噪声放大器.利用共基极晶体管输入阻抗小和共集电极晶体管输出阻抗较小的特点,通过选取晶体管的结构和偏置电流,实现了输入、输出有源阻抗匹配.由于未采用占芯片面积大的电感,减少了芯片面积,芯片面积(含焊盘)仅为0.33mm×0.31 mm;由于共基极晶体管的噪声系数比共射极晶体管的噪声系数高,采用噪声抵消结构减少了其引入噪声.低噪声放大器在(0.6~3)GHz工作频带内,增益为17.8~19.2dB,增益平坦度为±0.7dB;有源输入、输出匹配良好;在整个频段内,无条件稳定.     

运用串联反馈技术设计S波段低噪声放大器

介绍了S波段低噪声放大器(LNA)的设计原理，阐述了利用电感串联反馈技术来实现放大器的噪声系数和输入匹配相互矛盾的两方面达到较好的折中，使得电路的结果达到最优。电路在Agilent公司的射频设计软件ADS2003进行仿真和优化，仿真结果是低噪声放大器在2．44GHz的工作频率下，增益G＞11dB，噪声系数NF＜1．3．     

GPS/BDS接收机射频前端LNA的设计

基于TSMC 0.18μm RF CMOS工艺采用共源共栅结构设计了一款低噪声放大器(low-noise amplifier,LNA),用于接收GPS L1频段信号和BDS B1频段信号的导航接收机中。通过合理选择器件参数,减小了系统噪声性能并提高了系统的线性度。利用Cadence软件中Spectre对电路进行仿真。结果表明,LNA在1.8V电源电压下,功耗仅为3.78mW。功率增益为13.29dB,输入输出回波损耗均小于-20dB,反向隔离度S12为-49.21dB,噪声系数(noise figure,NF)为0.46dB,输入1dB压缩点为-12.20dBm,三阶交调点为-6.62dBm。     

运用串联反馈技术设计S波段低噪声放大器

介绍了S波段低噪声放大器(LNA)的设计原理,阐述了利用电感串联反馈技术来实现放大器的噪声系数和输入匹配相互矛盾的两方面达到较好的折中,使得电路的结果达到最优。电路在Agilent公司的射频设计软件ADS2003进行仿真和优化,仿真结果是低噪声放大器在2.44GHz的工作频率下,增益G>11dB,噪声系数NF<1.3.     

基于0.13μm CMOS技术的超宽带低噪放大器设计

针对信号频段为3.1～10.6GHz的超宽带系统射频前端,提出一种基于0.13μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构,通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计,在获得足够的信号功率增益的同时,能够实现超宽带范围内的输入匹配.整体电路仿真结果表明:在3.1～10.6GHz的工作频段,电压增益为23.2dB,输入回波损耗小于-13dB.在6GHz时噪声系数最小值为2.4dB,最大值为2.7dB,输入三阶交调截取点(IIP3)为-11.9dBm.在1.2V电源电压下,该低噪声放大器功耗为12.2mW,芯片面积为0.32mm2.     

5．8GHz／0．18μm低噪声放大器噪声分析

为了优化设计的5．8 GHz低噪声放大器(LNA)后仿真的各项性能指标,分析了LNA各部分寄生效应对整个电路噪声系数和增益的影响,提出了电路设计和版图设计中应采取的各种措施,使优化后的后仿真结果与前仿真结果基本一致．在考虑MOS管栅电阻和栅感应噪声电流的情况下,后仿真噪声系数为1．6 dB,前向增益为13．7 dB,功耗为8．3 mW,达到了802．11a系统集成的要求．最后给出了LNA版图和后仿真结果．     

网红带货直播:演变过程、运行逻辑与文化反思

基于65 nm CMOS工艺,设计了一款工作频率为33～48 GHz的毫米波宽带低噪声放大器。采用两级共源共栅(cascode)结构,使用噪声减小技术优化了噪声系数,并运用错峰匹配网络提高了低噪声放大器的增益平坦度并扩展带宽。测试实验表明,该款低噪声放大器的1dB带宽为35～45 GHz, 3dB带宽为33～48 GHz,最大增益为20.6 dB,电路直流功耗为24.8 mW,最小噪声系数为4.2 dB。     

利用Volterra级数的低噪声放大器线性增强设计

针对单级宽带低噪声放大器（LNA）非线性难以定量分析以及难以将电路设计与线性指标联合设计的问题,提出利用Volterra级数和双极非线性模型相结合的方法优化电路线性度。该方法从SiGe双极管非线性模型出发,提取影响线性度的模型参数,并利用维塔里级数和双极管非线性模型导出器件非线性传输函数,推演出其与IIP3的相互关系,量化各个参数的非线性比重,提出优化线性度的电路设计方法。研究结果表明,在1.5-20GHz的宽频工作频带下,单级低噪声放大器的输入和输出均可实现良好的匹配（<-10dB）,达到16dB的增益,噪声系数在整个频带下小于3.6dB,IIP3可达-7.73dBm。     

微弱信号下的超宽带放大器设计与匹配技术研究

设计了应用于超宽带系统的低噪声放大器,通过优化噪声电阻,降低了匹配的难度,并最终设计了一个高通滤波器作为输入端的匹配网络,实现了在超宽频带内的匹配,并在噪声性能仅恶化0．4dB下,获得了最大功率传输,实现了噪声和功率的同时匹配,降低了UWB系统对器件本身的依赖。