一种多核处理器直连接口QoS的设计与验证

多核处理器直接互连构建多路并行系统,一直是提高高性能计算机并行性的主要方式.主要研究多核处理器直连接口的QoS设计,通过直连接口完成跨芯片的Cache一致性报文有效、可靠传输,实现共享主存的SMP系统.详细阐述了直连接口各个协议层的QoS设计的关键技术,基于UVM方法学构建了可重用验证平台,模拟验证了QoS设计的正确性...     

基于C_Model的UVM验证平台设计与实现

随着集成电路规模和复杂度的提高,其验证工作也日益复杂和重要,验证周期己经达到甚至超过整个芯片设计周期的70%,因此,急需找到一种高效的验证方法,以便提高验证效率,增强验证平台的可重用性。基于SystemVerilog语言的UVM验证方法学可以有效提高验证效率,缩短验证周期。采用高层次的抽象模型C_Model作为参考模型接入UVM平台,对数字基带处理单元中标签发送链路的编码模块进行验证,设计随机和非随机的testcase,通过driver和monitor验证组件来发送、监测并收集数据,包括硬件设计RTL代码产生的数据和参考模型产生的数据,然后将两数据送入设计的UVM计分板模块进行比对,从而实现对RTL的功能验证,验证系统的优劣可通过功能覆盖率来体现。验证结果表明,UVM计分板中比对正确且功能覆盖率达到了100%。     

基于UVM的总线仲裁模块的验证研究

基于UVM的基础上,本文重点研究了验证的可重用方法.重用性体现在验证组件横向的重用以及验证场景的继承、验证序列的重用实现.本文搭建了UVM验证环境,基于UVM的可重用性,对总线仲裁模块进行功能验证,以及对总线冲裁模块和主设备模块进行整体模块的功能验证.通过对验证组件的重用,代码重用率达到85％以上,使得验证周期缩短,验...     

一种应用于多路直连CMP的混合一致性协议

Cache一致性协议对系统性能和带宽需求具有重要影响,而当前广泛采用的广播协议带宽需求较高,目录协议访存延迟较大,均不适用于国产服务器CPU直连接口带宽较低及延迟较大的应用场景。针对上述问题,基于Token广播协议和目录协议,设计混合一致性协议,采用Simics结合GEM S搭建多路直连片上多核处理器仿真系统,通过运行SPLASH-2测试协议的相关性能。实验结果表明,混合协议的系统性能优于目录协议,与Token协议相比,混合协议以较小的性能代价,大幅降低片间通信带宽需求,且在带宽资源受限系统中具有更好的系统性能。     

基于SystemC参考模型的UVM验证平台设计

随着集成电路设计复杂度的不断提高,作为芯片开发周期中重要一环的芯片验证已经出现了逐渐乏力的趋势,传统的验证主要使用直接测试的方法,验证工程师们需要编写大量定向测试用例来满足验证的需求,这个过程既费时又费力,因此需要寻找新的验证方法来加快验证速度,提高验证效率.基于SystemC语言具有的强大的高层次建模能力以及UVM验...     

基于高速安全存储SoC芯片的PCIe与SATA通路验证

针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe（peripheral component interconnect express）与SATA（serial advanced technology attachment）协议传输数据互转,基于SM4算法实现本地数据安全存储的高速安全存储SoC（system of chip）芯片。通过构建合理的片内PCIe与SATA互转数据传输通路,利用PCIe VIP（verification intellectual property）及UVM（universal verification methodology）技术搭建系统应用级仿真验证平台,设计基于SystemVerilog语言的源激励用例和C固件,利用脚本自动化控制实现仿真验证。仿真结果表明,该SoC芯片通路上各设备链路建立正确,实现PCIe与SATA互转通路数据正确传输,测试带宽472 MBps,基于SM4算法的本地安全存储加解密无误,SM4算法加解密带宽1.33 Gbps。根据仿真实验结果可知,该PCIe与SATA桥接转换SoC芯片架构设计是可行的,实现了本地数据的安全存储,为进一步进行数据高速转换访问、安全传输存储研究奠定了重要基础。     

基于UVM的AMBA总线接口通用验证平台

根据摩尔定律的发展规律, 集成电路的规模越来越大, 单颗芯片可集成的电路越来越复杂. 在一个SoC芯片的研发周期中, 前仿验证工作随着芯片功能复杂程度验证难度增加, 导致前仿验证时间不可控, 如何在有限时间内可靠的、高效地完成复杂芯片验证工作是目前面对的问题. 针对这一问题, 本文定制一个基于UVM方法学的AMBA总线...     

基于UVM的存储控制器功能验证

采用通用验证方法学(UVM)搭建验证平台,以AHB总线上挂载的存储控制器为验证对象,重点分析了UVM验证平台的设计;采用传统的定向验证方法将很难遍历到所有情况,而通过UVM验证平台能够产生受约束的随机激励信号,对存储控制器进行全面的验证,并能自动收集功能覆盖率和分析验证结果;验证结果表明,该验证平台能有效地查出设计缺陷,达到覆盖率要求,减少验证时间,提高验证效率,且具有良好的可配置性和可复用性.     

基于UVM的基带射频接口电路的验证

针对UVM验证方法学的高效性,结合UVM可重用性的特点,搭建层次化的模块级验证平台,对基带射频接口电路的功能进行验证。验证分析表明,基带射频接口硬件电路架构移植于UVM环境中,不仅提高了代码覆盖率和功能覆盖率,而且大幅提升了验证效率。同时通过DC(Design Compiler)对硬件RTL约束后,得到射频接口电路接收通路的面积为0.3 mm~2,功耗为39 mW;射频接口电路发送通路的面积为0.5 mm~2,功耗为58 mW。     

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中,JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证;有些情况依赖FPGA原型验证手段去验证JTAG协议,但在该情况下,一些模块需进行FPGA资源替换,无法保证与RTL级网表一致,可能导致流片后回来的芯片JTAG调试不通。针对这些情况,结合UVM方法学的通用性和C语言的便利性,提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架,C语言侧编写测试用例,用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。     

基于APB总线接口的USART IP核设计与验证

针对传统UART IP核设计中存在的使用场景单一、不能支持同步通信的不足,设计了一款基于APB总线接口的USART外设。采用模块化设计方式通过Verilog语言对APB总线数据传输模块、寄存器组模块、串行数据发送模块、串行数据接收模块、波特率发生模块进行了详细设计,并使用Simvision软件通过UVM验证方法学对电路的异步/同步通信功能进行验证。验证结果表明,设计的IP核在实现异步数据收发的基础上可实现基于SPI协议的同步数据收发,相较于传统的UART IP核设计,具有更强的普适性。     

基于UVM的异步接口CAN控制器验证平台

针对带有异步接口的CAN控制器,设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建,代码可重用性更强,开发周期更短;引入随机化程度更高的激励加快功能验证的收敛速度,且更加贴近芯片的实际应用场景;自动化比对机制可以实时地输出结果报告,便于问题的定位和调试。平台独创性地实现了CAN总线代理器和异步接口驱动器两个组件,兼容CAN 2.0B标准协议和Intel/Motorola异步接口时序,实现了平台与DUT的数据交互。实验结果表明,设计验证平台可以有效验证待测设计异步接口CAN控制器。     

基于SPCB的处理器直连低延时PCS的设计实现

SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32 Gb/s时,发送与接收通路传输延时为10 ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现,已应用于多款国产处理器直连接口。     

基于VMM的外部存储器接口验证

随着SoC规模和复杂度的增加,功能验证变得越来越复杂,传统的验证方法很难对其进行全面的验证.基于SystemVerilog语言和VMM(Verification Methodology Manual)的高级验证方法学,采用覆盖率驱动、带有约束的随机化和断言等验证方法设计验证平台,对外部存储器接口进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务,代码和功能覆盖率可达100%.该方法简化验证复杂度,提高验证平台的可重用性,较好地满足芯片验证需要.     

基于功能覆盖率的MAC的UVM验证

论文基于UVM验证方法学,以及覆盖率驱动的芯片验证指导思想,搭建并分析了高度可重用的以太网控制器IP的验证平台.为了提高验证效率,论文对MAC的工作流程进行了研究,对其功能点进行了划分,针对性地编写了测试用例.在测试用例的驱动下,对MAC的数据收发功能进行了全流程的仿真验证.在大规模随机测试用例和定向测试用例的共同作用下,加快了验证所需要的时间,节省了仿真所需的计算机资源,达到了功能覆盖率100％的目标.     

基于LEON处理器的SOPC设计验证

本文参照SPARCV8体系结构，分析了LEON模型的VHDL代码，制订了IU、Cache、存储单元控制器、UART、Timers、并行IO口、中断控制器等功能模块的验证需求，采用指令集覆盖策略编写了验证程序，完成了LEON模型的功能验证和验证的覆盖率分析，开发了基于Xilinx百万门FPGA器件的原理样机，在现实环境下进一步验证了基于SPARCV8指令集的LEON微处理器模型的可实现性。     

基于JTAG的DSP处理器嵌入式调试接口设计

介绍了基于IEEE1149．1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计，进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中，通过了FPGA验证和仿真验证，证明了其设计的正确性，具有很好的参考价值。     

基于SCVP协议的证书验证委托服务器的研究与设计

本文对基于服务器的证书验证协议作了简要介绍,分析了协议的优缺点。针对混合信任模型的特点,给出了此种信任模型下基于该协议的一个证书验证委托服务器的模型系统设计与实现方案。     

片上多核处理器验证:挑战、现状与展望

随着集成电路工艺水平的不断提升以及应用对处理器性能要求的日益增长,验证已成为未来片上多核处理器发展的主要技术瓶颈.文中深入分析了片上多核处理器验证中状态空间大、完备性不足、存储结构与互连网络验证复杂、硅后验证困难等突出问题,系统地总结了片上多核处理器模拟验证、硬件仿真、形式验证、硅后验证等方面的研究进展,并对该领域未来的发展方向进行了分析与展望.