基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

FM中频数字化的FPGA实现

依照软件无线电数字化中频架构,采用音频采集芯片PCM1801、FPGA芯片X3S500E、数模转换器DA9654构建硬件平台,在此基础上实现了FM的中频数字调制。此外,通过对FPGA的配置,该平台还能实现其他方式的调制。与传统模拟调制相比,充分体现了软件无线电配置灵活、复用性高的优势。     

基于Nios的DDS高精度信号源实现

直接数字频率合成器DDS具有极高的分辨率、频率转换速度快、相位噪声低等优点。以ALTERA公司的CPU软核Nios为基础,利用QuartusⅡ软件和SopcBuilder,采用两级DDS和动态分频法,提高了信号源的精度。采用双口ROM可以很方便的同时输出两路具有一定相位差的信号,而且频率幅度可调。另外着重介绍了怎样用Matlab产生波形幅度数据以及最后的仿真验证。     

基于模型的DDS芯片设计与实现

介绍了一种基于模型的DDS芯片的设计方法.根据DDS基本原理,在MATLAB环境下建立模型,用System Generator产生VHDL程序,并在ISE软件中编写仿真和控制程序,最后在Spartan-3E Starter Kit开发板上实现设计.与传统的FPGA编程设计方法相比,本文所介绍的方法可以避免繁琐的编程工作、节省时间并降低出错概率.实验结果证明了这种设计方法的可行性.     

基于FPGA实现专用DDS电路的研究

介绍直接数字频率合成技术(DDS)的基本组成以及原理框图,给出用FPGA实现DDS调频输出的原理框图,并且在QUARTUS Ⅱ5.1和Matlab下的波形仿真结果,表明设计是可行的.     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构.该结构采用基于流水线结构和快速并行乘法器的蝶形处理器.乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约.以8点复点FFT为实例设计相应的控制电路.使用VHDL语言完成设计,并综合到FPGA中.从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行.在此基础上易于扩展为大点数FFT运算结构.     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

基于Dsp Builder的DDS实现及其应用

针对基于FPGA的DSP技术,论文提出了一种基于DspBuilder的DDS模块化设计方案,由设计出的基本DDS模块产生了2PSK、2FSK信号,仿真结果显示该DDS频率及相位可灵活调整,具有较高的频率分辨率,能够实现频率及相位的快速切换。     

基于FPGA和DDS技术的涡流信号源

介绍一种基于FPGA和DDS技术的涡流信号源。利用FPGA芯片、D/A转换器、滤波电路、幅度放大电路和功率放大电路,设计了一个参数可调的涡流信号源。该涡流信号源精度高,性能稳定,操作方便,能满足涡流检测系统需求。     

论ASIC与FPGA之争

论述现场可编程门阵列(FPGA)产品的发展情况和对于专用集成电路(ASIC)的影响。介绍了目前国际上对FPGA和ASIC的竞争问题的讨论,同时对ASIC和FPGA进行了简单的比较,并对FPGA的新的应用领域作了介绍。最后提出发展我国FPGA产业的建议。     

基于FPGA的信号源设计

针对模拟信号源存在精度低、频率范围小,以及定制直接数字频率合成信号源的控制方式、置频速率等不满足系统要求的问题,设计了一种基于FPGA的信号源。该信号源基于直接数字频率合成原理,采用FPGA的模块化设计方法,实现了频率、相位、幅值可调的正弦波、方波、三角波等波形输出。实验表明,该信号源输出波形质量好,频率分辨率高,控制灵活、方便。     

基于FPGA的压制性干扰源的研究与设计

提出了一种新型压制系统的设计方案,基于现场可编程门阵列作主控,通过直接数字频率合成技术实现中频信号,通过混频的方式进行频谱搬移。系统具有宽带阻塞式、瞄准式和扫频式三种压制方式,且压制带宽和中心频率步进可调。实测结果表明,系统设计符合要求,能够满足实际需要。     

改进型Cordic高精度DDS硬件实现

针对传统Cordic算法中迭代方向由剩余角度计算结果决定的缺陷,采用一种旋转方向预判断和校模因子改进的方法,在实现并行处理时由输入角二进制各位位值对迭代方向进行预测,可合并部分硬件电路,节省资源,提高算法运行速度和计算精度。实验结果表明,改进后的直接数字频率合成输出信号频谱杂散小且无杂散动态范围提高了20 dB,硬件资源比传统算法节约28％,计算误差达到10-5,该算法在速度、精度和资源低消耗上具有优势。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

基于DDS和FPGA的虚拟智能信号源的研究

介绍了基于DDS技术和FPGA器件的虚拟智能信号源的主要功能和工作原理、硬件电路实现和软件编程方法.并对系统中DDS技术的实现、系统的杂散、噪声和频率计算作出了详细阐述.     

SPWM的FPGA实现方法

本文主要描述利用FPGA现场可编程门阵列器件作为控制核心,结合DDS数字频率合成技术直接形成SPWM脉宽调制波。首先将一个周期的正弦函数进行1024点的离散,并将离散后的数据按顺序存储到FPGA的RAM中。然后使用VHDL语言编程实现可逆计数器,利用可逆计数器完成三角函数的上升与下降,形成一个完整的三角函数,频率为正弦周期的N倍,并可调。其次将同一时刻的正弦函数值与三角函数制比较(即正弦调制),形成一路脉冲调制波。最后为防止同相桥臂功率器件的同时导通,采用按时关断、延时开通的单边不对称设置完成调制脉冲波的死区延时,形成最终的SPWM脉宽调制波,并用于电力电子逆变装置,使得系统设计简化,提高设备的可靠性。     

直接数字频率合成器的FPGA设计与实现

在节约成本的前提下,为了提高主频频率,实现复杂的调制功能并具有良好的实用性,由相位概念出发,利用高性能的现场可编程门阵列(FPGA)器件(ACEXEP1K50)设计符合自己性能指标的要求的直接数字频率合成(DDS)电路,实现直接数字频率合成器的设计。对设计工作原理、电路结构进行了详细介绍,对设计的性能指标进行严格测试,同时提出了优化方法更好的提高了性能指标。设计结果达到预期效果,性能指标优良。     

浅谈基于FPGA的波形发生器设计

在电子测试中,常需要用到一些复杂,具有特殊性质的信号,要求其波形可任意产生,频率方便调节。结合实际需要,本文设计了一种基于FPGA的任意波形发生器,可以完成简单的信号采集和低频信号产生系统。通过实验仿真,使本设计达到预设目标,证明以FPGA实现波形发生器的可行性。