一种新的高性能计算机互连网络及其并行仿真

介绍一种新型的高性能计算机专用网络拓扑结构MPU,包括其数学模型、技术实现、路由算法等.从理论上分析了MPU的性能,并就其性能与目前先进的3-D Torus网络等进行了数学上的对比分析,MPU的大部分性能指标均优于3-D Torus网络.本文还实现了一个为MPU开发的大型并行模拟器MPUS,介绍了MPUS的架构、实现、工作流程等,最后给出了仿真结果.实验证明,MPU设计正确,且MPUS具有良好的扩放性.     

一种高效的并行定性仿真方法TPQSIM

对定性仿真中流行的ＱＳＩＭ算法进行了较为详细的剖析,介绍了ＱＳＩＭ算法内核函数的动态特性和数据流关系,在此基础上,提出了并行ＱＳＩＭ算法ＴＰＱＳＩＭ,并在曙光１０００并行机上通过实验对该算法进行了评估。试验结果表明,ＴＰＱＳＩＭ算法在效率和通用性等方面均明显超过了国外同类研究成果。     

高性能交换与调度仿真平台的设计与实现

仿真实验已成为交换结构和调度策略性能评价的重要手段,而目前存在的交换结构与调度策略的仿真软件在可继承性与可扩展性方面还存在缺陷.基于Crossbar交换结构,建立数学模型,引入系统级设计方法,采用面向对象技术,设计并实现了用于研究交换结构和调度策略的仿真平台——SPES(switching performance evaluation system).该平台集成了输入排队、输出排队、联合输入输出排队、联合输入交叉点排队等多种交换结构以及相应调度策略.设计上实现了业务流、交换结构和调度策略三者之间的分离,具有良好的可继承、可扩展特性.用户通过与仿真平台之间的简单交互,完成模块的添加与仿真环境参数的配置,在支持变长业务、区分服务质量模型和多交换平面仿真方面具有良好的特性.通过简单扩展。该平台还可以实现网络级性能仿真.最后给出了基于该平台,在CICQ(combined input and crosspoint queuing)交换结构下,对所提出的支持DiffServ模型的分布式调度策略DS(DiffServ supporting algorithm)在不同业务流模型下的性能测试结果,并与输入、输出排队交换结构进行了比较,展示了DS良好的性能,验证了仿真平台的合理性.     

大规模并行计算机系统并行性能模拟技术研究

性能模拟技术是计算机系统性能评价的重要手段.介绍了面向大规模并行计算机系统以及消息传递应用程序的并行性能模拟技术,总结了相关的关键技术和国内外研究现状.对几个代表性的并行模拟器系统进行了详细介绍.结合并行计算机系统和应用的发展趋势,讨论了未来并行模拟器设计、实现面临的问题和可能的解决方案.     

六自由度并联转台计算机控制系统的设计

对六自由度并联转台的结构进行了分析,给出了转台的运动指标参数,并采用分散控制方式对整个系统的控制系统进行了设计.六自由度并联转台的控制系统主要包括下位机硬件系统和上位机软件系统,实现了对转台电液伺服系统的控制,使转台可以实现各种运动,且精度高,实时性好.     

高性能并行仿真中持久性研究磁

随着分布式仿真规模的日益扩大,高性能计算的不断发展,高性能仿真技术逐渐成为仿真领域新的研究热点,其中持久性框架及其实现机制是高性能仿真引擎中至关重要的一层支撑技术,它不但用于系统的负载平衡而且用于检查点及恢复操作。该文针对高性能仿真持久性问题,先提出了持久框架的结构,重点研究了两种持久库对持久框架性能的影响,通过实验数据对其性能差异进行分析,得出基于 C ＋＋模板的持久框架更具优越性的结论。     

A Dual Source,Parallel Architecture for Computer Vision

We present a parallel architecture for object recognition and location based on concurrent processing of depth and intensity image data. Parallel algorithms for curvature computation and segmentation of depth data into planar or curved surface patches, and edge detection and segmentation of intensity data into extended linear features, are described. Using this feature data in comparison with a CAD model, objects can be located in either depth or intensity images by a parallel pose clustering algorithm.The architecture is based on cooperating stages for low/intermediate level processing and for high level matching. Here, we discuss the use of individual components for depth and intensity data, and their realisation and integration within each parallel stage. We then present an analysis of the performance of each component, and of the system as a whole, demonstrating good parallel execution from raw image data to final pose.     

计算机硬件实验虚拟仿真平台的设计

文章介绍了计算机硬件实验虚拟仿真平台的设计实例，探讨了仿真系统设计的几个关键技术。     

计算机硬件实验虚拟仿真平台的设计

文章介绍了计算机硬件实验虚拟仿真平台的设计实例,探讨了仿真系统设计的几个关键技术。     

高性能DSP并行系统设计中SI仿真技术的应用

文章讨论了基于SI仿真技术的高速电路设计流程,并结合高性能DSP并行系统设计实例进行展开说明。实际系统设计证明,基于该流程的设计方法能够有效的解决系统的信号完整性问题,保证了设计质量,提高了设计效率。     

面向神经计算的并行机体系结构设计

面向神经计算的并行计算机体系结构是神经网络研究中的一项重要工作。本文在对大量的神经计算进行需求分析的基础上，讨论了以高性能的微处理器作为计算单元，进行面向神经计算的并行计算机体系结构设计，并且介绍了它原型实现的结构、参数和性能     

分布并行模拟平台DPSIM的设计与实现

针对大规模复杂硬件系统设计的模拟验证需求,本文设计实现了一种基于分布并行环境的模拟验证平台DP-SIM。重点介绍了DPSIM系统结构及实现关键技术,并对某大规模复杂设计进行了模拟验证。实验结果表明,DPSIM具有良好的模拟加速比。     

高速并联光学扫描平台设计

提出一种两自由度球面并联机构,并基于该并联机构模型设计了一种高速光学扫描平台。平台采用直线音圈电机作为驱动实现高速运动,以直线光栅传感器和二维 PSD 传感器作为反馈元件实现双闭环高精度伺服控制,建立扫描平台的数学模型并进行运动学求解。基于ADAMS对所设计高速扫描平台进行运动学和动力学仿真,验证该设计的可行性。     

一种高性能并行计算网络-RHiNET

RHiNET是用于构建高性能分布式并行计算系统的光互联网络 ,它由协议、网络接口、交换机和光链路四部分组成 ,有三代实验产品面世。在全面介绍以上各部分的结构、特点后 ,还与其它一些高性能互联网络和标准进行了比较。     

SMPED：一种新型高性能服务器体系结构

分析了几种服务器软件体系结构存在的优点与缺陷，设计了一种结合多进程并发与单进程事件驱动优点的对称式多进程事件驱动SMPED服务器体系结构。提出了一种新颖的连接调度算法，该算法根据服务器实际吞吐量进行连接分发和资源分配，试图实现服务器吞吐量最大化。仿真试验证明，SMPED服务器性能在多种网络条件下明显优于现行服务器。     

曙光5000芯片组系统级功能验证平台

曙光5000芯片组是曙光5000计算单元中的系统控制器,它通过HT接口连接两颗CPU并提供高速网络通信能力。为了确保曙光5000芯片组的功能正确性,我们为其设计了系统级功能验证平台SVP。SVP采用分层结构对系统进行建模,通过对本地计算单元的系统软件行为、硬件平台功能以及远程计算单元的网络行为进行模拟,提供了接近真实系统的验证环境。在曙光5000芯片组的验证过程中,SVP发现并排除了逻辑设计中的大多数功能错误,通过并行验证加速了验证覆盖率的收敛过程。     

高性能计算机并行计算环境的构建及使用效能情况

介绍了对高性能计算机进行并行计算时所必需的基本环境构建情况,包括ssh配置、编译器f90安装及设置、并行mpi软件配置等,还进行了高性能并行计算环境下的应用试验,如对气象并行软件grpaes进行了编译,并在指定相关节点的情况下实现了高性能运行计算。最后通过对高性能计算机进行并行效率试验,找出同样计算规模的grapes模式进行并行计算时所应使用的最佳节点数。     

一个工作负载驱动并行结构模拟器的设计与实现

简单介绍了并行多处理机结构模拟现状，讨论了一个实际工作负载驱动模拟器的设计与实现。     

网络并行程序开发平台体系结构形式化研究

网络并行计算的编程要求设计者对任务的分解、分配及子任务间的交互等问题有更高的技术。论文给出了在网络并行计算的一种新平台,用户只需提交数据和对它的操作即可。     

高性能并行Turbo译码器的VLSI设计

提出一种高度并行的Turbo译码器。该译码器包含32个并行的基-4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 μm工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达 1.19 Gb/s,满足4G移动通信标准LTE-Advanced的峰值吞吐率要求。