基于FPGA的NAND Flash ECC校验

基于Flash存储器的Hamming编码原理,在A1tera Quartus Ⅱ 7.0开发环境下,实现ECC校验功能.测试结果表明,该程序可实现每256 Byte数据生成3 Byte的ECC校验数据,能够检测出1 bit错误和2 bit错误,对于1bit错误还能找出其出错位置并予以纠正,可应用于NAND Flash读...     

基于FPGA的LDPC码编译码器联合设计

该文通过对低密度校验(LDPC)码的编译码过程进行分析,提出了一种基于FPGA的LDPC码编译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM存储块,有效减少了硬件资源的消耗量。该方法适合于采用校验矩阵进行编码和译码的情况,不仅适用于全并行的编译码器结构,同时也适用于目前广泛采用的部分并行结构,且能够使用和积、最小和等多种译码算法。采用该方法对两组不同的LDPC码进行部分并行结构的编译码器联合设计,在Xilinx XC4VLX80 FPGA上的实现结果表明,设计得到的编码器和译码器可并行工作,且仅占用略多于单个译码器的硬件资源,提出的设计方法能够在不降低吞吐量的同时有效减少系统对硬件资源的需求。     

一种并行CRC校验算法的IP设计与实现

CRC是Cyclic Redundancy Check的简称,即:循环冗余校验。传统CRC编码,由于采用移位寄存器进行串行处理,数据吞吐量已无法适应新的速率要求,所以需要采用并行结构CRC编码器。并行CRC的核心思想就是把一个码块中的数据分成多组,每组数据同时进行处理,最终得到本码块的CRC校验序列。     

基于闪存的高速大容量存储系统设计

介绍一种基于Flash和FPGA的高速大容量数据存储系统的组成机制和实现方法,并且给出了系统的硬件结构及软件设计流程.在分析了Flash结构和特点的基础上引用并行总线和多级流水技术实现了高速存储,采用ECC数据校验和自动屏蔽闪存坏块的方法提高了数据存储及回放的可靠性.实验结果表明,该存储系统工作稳定,存储速度高、容量大、可靠性好.     

基于FPGA的固态盘ECC实现

以Nandflash为存储介质的固态存储系统中,因Nandflash的固有特性,在多次读写后,储存在flash中的数据将会变得不可靠。所以有必要开发一种能实现数据可靠传输的手段来提高丑ash和主控芯片之间数据传输的可靠性。文中介绍了ECC码的特点和原理,在FPGAzg-发环境下实现Ecc校验功能。并通过工程实现,在FPGA上实现了该ECC算法。测试结果表明256Byte数据生成22bit的ECC校验数据．能够检测1bit错误和2bit错误．并能纠正1bit错误．     

基于X264多线程并行编码研究

以X264编码器作为研究对象,着重研究片级多线程并行编码算法和帧间宏块级并行编码算法.帧间宏块级多线程并行编码算法需要对多帧图像进行并行编码,在系统中需保存与多帧图像编码有关的参考帧图像数据,所以占用大量的内存.但通过实验证明,在编码码率相对恒定的条件下,帧间宏块级多线程并行编码算法比片级多线程并行编码算法具有更高的编...     

一种Nand Flash ECC校验设计及FPGA实现

基于汉明码设计了ECC校验算法,在基于FPGA的NAND Flash存储器上实现了纠错功能.该算法每4 kbyte生成3 byte ECC校验信息,能够检测双比特错误且纠正单比特错误,算法简单,占用硬件资源较少,提高了存储系统的可靠性,具有一定实用价值.     

用于DVB-S2的LDPC编码器设计

提出了一种利用FPGA上的RAM存储单元分组存储校验比特的方法,并据此设计了一种基于FPGA的LDPC编码器实现方案,同时分别采用并行和串行输入方式实现了该方案.结果表明,该方案达到了较高的编码速率,可满足高速数据应用要求.     

高效的H.264并行编码算法

 CABAC是H.264/AVC视频压缩标准主要档次中采用的熵编码机制,结合RDO模式选择技术,可以降低20％的编码码率,但是编码器计算复杂度却同时大大增加.对算法进行并行化是有效加快编码速度的方法,但是,由于CABAC具有自适应编码的特点和RDO模式选择对熵编码的使用,使得顺序编码的宏块之间存在着严格的数据相关性,限制了并行编码算法的开发.本文结合基于宏块区域划分的数据级并行编码机制MBRP和码率估计技术,为采用CABAC熵编码机制的H.264编码算法提供了一种高效的并行编码方案:将H.264编码算法划分为模式选择和码流生成两个部分,使之构成典型的生产者-消费者关系;将RDO模式选择中的CABAC替换为码率估计,去除模式选择过程中因CABAC导致的严格数据相关性;对模式选择部分采用MBRP并行机制;码流生成部分由单独的处理器完成,并和模式选择部分实现流水化并行处理.通过4处理器系统模拟器进行实验,发现在保持视频压缩性能几乎不变的情况下,该并行算法的加速比可以达到4.7.     

AVS编码变换量化和扫描硬件设计与实现

本文提出了满足AVS实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案.该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力.本文根据AVS变换和反变换的特点,设计了RAM行列存储器,实现高速并行转置,同时,提出了利用RAM实现并行扫描的方法及其结构,提供高数据吞吐...     

基于VLIW体系结构的椭圆曲线密码专用指令处理器

The requirement of the flexible and effective implementation of the Elliptic Curve Cryptography (ECC) has become more and more exigent since its dominant position in the public-key cryptography application. Based on analyzing the basic structure features of Elliptic Curve Cryptography (ECC) algorithms, the parallel schedule algorithm of point addition and doubling is presented. And based on parallel schedule algorithm, the Application Specific Instruction-Set Co-Processor of ECC that adopting VLIW architecture is also proposed in this paper. The coprocessor for ECC is implemented and validated using Altera’s FPGA. The experimental result shows that our proposed coprocessor has advantage in high performance and flexibility.     

块三对角线性方程组的可扩展块分割奇偶约化并行近似求解方法

文章对于一类严格块对角占优的块三对角线性方程组提出一个可扩展的块分割奇偶约化并行近似求解方法（PBOERA方法）。计算量减少到O（nm^2）＋O（m^3logm）;通信复杂度为常数。本方法在上海大学分布式并行计算机“自强3000”上使用64个节点进行了运行。得到线性加速比,并行效率达到90％以上。     

二维Poisson方程边值问题的块三对角可扩展并行算法

对二维Poisson方程带Dirichlet边界条件边值问题的离散系统使用块三对角可扩展并行算法求解.提出了反映差分格式内在并行性的概念——差分格式的并行度,讨论了差分格式的并行度与并行算法性能的关系.使用此方法在上海大学超级计算机"自强3000"上进行了数值实验,实验的结果与理论分析一致.在保证精度的前提下,得到线性加速比,并行效率达到90%以上.     

三维抛物型初边值问题的块三对角可扩展并行算法

对三维抛物型方程带Dirichlet边界条件初边值问题的离散系统使用块三对角可扩展并行算法求解。提出了反映差分格式内在并行性的概念——差分格式的并行度,讨论了差分格式的并行度与并行算法性能的关系。使用此方法在上海大学超级计算机"自强3000"上进行了数值实验,实验的结果与理论分析一致。在保证精度的前提下,得到线性加速比,并行效率达到90%以上。     

基于频域分块RDS-LMS算法的机载外辐射源雷达杂波对消

针对机载外辐射源雷达多普勒展宽的杂波对消问题,该文提出频域分块距离-多普勒-空间LMS(RDS-LMS)算法。该算法利用杂波的空时依赖性,沿杂波脊进行对消,避免对杂波多普勒带内目标的对消。通过频域分块处理,减小了迭代次数并可以利用FFT快速实现,降低了算法的计算量。基于实测数据的仿真结果表明：该算法能够有效对消杂波,且对杂波带内的目标影响很小,对径向速度大于10 m/s的目标,信噪比损失在1 dB以内。计算复杂度分析表明：频域分块实现使算法计算量降低了42倍,根据在地基外辐射源雷达中已实时实现的FBLMS算法估算,结合GPU并行处理,该文算法处理1 s数据用时为771 ms,能够满足实时性需求。     

基于AES和ECC的混合加密系统的设计与实现

基于AES的加密算法具有速度快、强度高、便于实现等优点和ECC加密算法具有密钥分配与管理简单、安全强度高等优点,采用AES加密算法加密大数据块,而用ECC加密算法管理AES密钥,通过集成AES加密算法和ECC加密算法的优点,实现了加密速度快和安全方便管理密钥的优点,有效地解决了密码体制中速度和安全性不能兼顾的问题。     

采用C语言FPGA技术实现LDPC码译码算法

针对LDPC码(Low Density Parity Check Codes)译码算法的特点和最新一代Impulse C语言的并行编程技术,提出一种对LDPC码译码器进行FPGA(Field Programmable Gate Array)设计与实现的便捷新方案,以获得译码速率和硬件资源消耗的平衡.在XC2V2000芯片上实现了一种码率1/2,码长2500的(3,6)LDPC码译码器.实验表明当最大迭代次数为10次,主频50MHz时,译码速率可达10Mbps.     

AGM算法研究及快速实现

随着椭圆曲线公钥密码的广泛应用,怎样生成安全的椭圆曲线是椭圆曲线密码的研究重点,而怎样快速计算椭圆曲线的阶（有理点的个数）是椭圆曲线密码的关键,安全的椭圆曲线密码参数是椭圆曲线密码本身安全的基础,否则会遭受基于Pollard-ρ攻击与反常曲线等安全隐患。目前,计算椭圆曲线的阶的算法主要有SCHOOF算法、SEA算法、Satoh算法和AGM算法,AGM算法在实现上被认为是特征为2情况下当前最快的算法,空间复杂度也只有O（log22q）。这里对AGM算法做了深入研究,并详细介绍了其实现过程。     

SATOH算法及快速实现技术研究

随着椭圆曲线公钥密码的广泛应用,怎样生成安全的椭圆曲线是椭圆曲线密码的研究重点,而怎样快速计算椭圆曲线的阶（有理点的个数）是椭圆曲线密码的关键,安全的椭圆曲线密码参数是椭圆曲线密码本身安全的基础,否则会遭受基于Pollard-ρ攻击,反常曲线等安全隐患。公开的文献上主要介绍了SATOH算法的原理,对具体的实现和算法的提升没有做详细的介绍,这里详细介绍了SATOH算法的原理和快速实现方法。     

一种针对特征2域椭圆曲线密码芯片的差分功耗分析

文章对一款基于特征2域实现的椭圆曲线密码ASIC芯片进行了差分功耗分析。其中分析的目标为实现椭圆曲线层多倍点运算的Montgomery Ladder算法。通过详细的差分功耗分析发现，Montgomery Ladder算法并不能抗MESD差分功耗分析，从而从实践的角度证明Montgomery Ladder算法并不安全，椭圆曲线密码芯片的实际应用还需要其它抗功耗分析手段来保证其安全。