面向AVS视频解码器的优化方法研究

针对AVS视频解码器开源代码效率相对低下的问题,文章从算法（Algorithm）、代码（Code）、平台（P1atform）方面考虑,提出了一套AVS解码器优化方法（简称AcP方法。在AVS工作组参考解码器上对所提出的ACP方法的有效性进行了验证,实验结果表明,经过ACP方法优化后的AVS软件解码器的解码速度有明显提高,满足了标清格式720P视频实时解码的要求。     

一种新型的AVS熵解码码表结构

传统AVS熵解码过程中需要存储大量的码表数据,并且在码表查询和切换的过程中存在很多的判断和跳转指令,严重地降低了解码速度,不利于DSP的实现。为了实现嵌入式AVS视频解码器,通过分析熵解码码表的特点,提出了一种新型的码表结构和一种分组查询的查询方法,代码实现采用DSP汇编语言。结果表明,与传统的码表结构和查询方式相比较,大大节省了数据空间,缩短了代码的执行时间,提高了解码的效率。     

基于ARM的AVS-P2视频解码器

研究了AVS视频解码部分,介绍了AVS视频编码过程的关键技术.详细阐述了针对ARM平台的AVS-P2视频解码算法的优化,并在基于ARM-Linux的嵌入武平台上实现了AVS视频解码.     

AVS中可变长解码器的硬件设计

AVS是我国自主制定的音视频编码技术标准。简要介绍AVS标准视频压缩部分的特点,重点研究AVS可变长熵解码的原理和技术方法并进行优化,主要采用并行解码结构以达到实时解码。在此基础上提出了一种针对AVS视频编码标准的变长码——指数哥伦布码解码的硬件设计结构,最后给出实现该硬件结构对应FPGA实验仿真结果。     

在OMAP3530平台实现AVS解码器

详细讨论了OMAP架构的双核通信机制,分析了Codec Engine,DSPlink,CMEM等核心模块。然后实现了一种基于OMAP3530开发平台的AVS视频解码系统,实现了ARM处理器接收网络数据和显示图像,DSP处理器解码AVS码流。在Linux环境下将AVS视频解码器移植到3530开发板中,在分辨率D1下达到25 f/s(帧/秒)。     

基于AVS解码端的空域错误隐藏算法

解码端错误隐藏技术能够有效的恢复出受损的宏块,成为视频编解码的重要组成部分。针对AVS视频编解码标准,研究其解码端空域错误隐藏算法。根据传统算法,提出一种改进的空域错误隐藏算法,在AVS平台下进行仿真实验,得到了令人满意的结果。     

基于PC的AVS视频解码器软件优化

简要介绍了AVS视频编码标准的主要特点以及单指令多数据(SIMD)汇编指令集运算优势,通过分析AVS参考解码器软件的性能以及造成解码器速度瓶颈的原因,提出了基于SIMD汇编指令的优化方案,最终实现了基于PC的高清AVS视频实时解码.     

基于TMS320DM642的AVS实时解码软件优化

本文把AVS解码软件移植到TMS320DM642平台上,并进行了优化。编码数据通过网络传输给DM642,完成视频解码后输出到显示器。目前,对于标清视频(720×576),解码速度达到了30fps,完全满足实时需求。     

展讯通信：高清AVS／MPEG-2系统级解码核芯片SV6111

展讯通信公司将于CCBN 2008推出高清AVS／MPEG-2系统级解码核芯片SV6111。 该芯片是一款先进的基于AVS标准和MPEG-2标准的机顶盒系统级解码芯片,主要应用于网络电视、有线数字电视、卫星数字电视和地面传输数字电视等多媒体领域。它支持AVS标准和MPEG-2标准的高清（HD）和标清（SD）的视频解码,同时支持多种流行的音频标准（如MPEG-1 Layer Ⅰ＆Ⅱ＆Ⅲ,AC3,AVS等）的音频解码。     

基于PNX1500平台的AVS实时解码器设计

介绍了基于PNX1500平台AVS实时软件解码系统的设计.该系统可解码IPBB格式的标清视频序列(720×576),解码速度可达25f/s(帧,秒),满足实时解码要求.     

AVS解码器环路滤波的优化及实现

AVS编解码器采用环路滤波去除块效应来提高图像质量,而环路滤波复杂度高、运算量大,且滤波过程数据访问频繁,严重影响了代码的执行效率.为提高解码速率,通过分析滤波算法特点,调整滤波结构,优化滤波算法,部分代码采用DSP汇编语言.结果表明与传统的C相比,缩短了代码运行时间,提高了执行速度,达到实时解码的要求.     

AVS视频码流解析软件QtAVS的设计与实现

码流分析对音视频编码标准产业化和应用十分重要.针对我国组织制订的AVS视频编解码标准GB/T 20090.2,利用新一代面向对象、跨平台的图形用户界面语言Qt设计实现了AVS视频码流解析软件QtAVS,该软件能够正确解析AVS视频码流,并可在序列、帧、块3个层次上对码流元素进行可视化显示.QtAVS的所有源代码已在AV...     

桶形移位器在AVS熵解码器中的应用及仿真

AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度.针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案.采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取.本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同...     

Platform-independent MB-based AVS video standard implementation

AVS1-P2 is the newest video standard of Audio Video coding Standard (AVS) workgroup of China, which provides close performance to H.264/AVC main profile with lower complexity. In this paper, a platform-independent software package with macroblock-based (MB-based) architecture is proposed to facilitate AVS video standard implementation on embedded system. Compared with the frame-based architecture, which is commonly utilized for PC platform oriented video applications, the MB-based decoder performs all of the decoding processes, except the high-level syntax parsing, in a set of MB-based buffers with adequate size for saving the information of the current MB and the neighboring reference MBs to minimize the on-chip memory and to save the time consumed in on-chip/off-chip data transfer. By modifying the data flow and decoding hierarchy, simulating the data transfer between the on-chip memory and the off-chip memory, and modularizing the buffer definition and management for low-level decoding kernels, the MB-based system architecture provides over 80% reduction in on-chip memory compared to the frame-based architecture when decoding 720p sequences. The storage complexity is also analyzed by referencing the performance evaluation of the MB-based decoder. The MB-based decoder implementation provides an efficient reference to facilitate development of AVS applications on embedded system. The complexity analysis provides rough storage complexity requirements for AVS video standard implementation and optimization.     

基于MRF的高性能二进制LDPC码译码算法

二进制LDPC码译码改进算法主要是提升硬判决性能或者降低软判决计算复杂度。本文应用高斯-马尔可夫随机场(Markov Random Field,MRF)模型实现信源参数估计,对信道译码端接收的比特序列进行对数似然比修正,在译码时加入信源的残留冗余信息来增加译码器的纠错能力。信源估计修正系数自适应可变,是由误码率参数调控。在计算复杂度不变的情况下,基于MRF的LDPC码译码算法有效提高了译码性能,降低误比特率     

Bit-estimate based decoding for vector quantization over noisychannels with intersymbol interference

We introduce new techniques for quantization over noisy channels with intersymbol interference. We focus on the decoding problem, and present a decoder structure that allows the decoding to be based on soft minimum mean square-error estimates of the transmitted bits. The new bit-estimate based decoder provides a structured lower-complexity approximation of optimal decoding for general codebooks, and for so-called linear mapping codebooks, it is shown that its implementation becomes particularly simple. We investigate decoding based on optimal bit-estimates, and on suboptimal estimates of lower computational complexity. We also consider encoder optimization and combined source-channel code design. Numerical simulations demonstrate that bit-estimate based decoding is able to outperform a two-stage decision-based approach implemented using Viterbi sequence detection plus table look-up source decoding. The simulations also show that decoding based on suboptimal bit-estimates performs well, at a considerably lowered complexity     

卷积码编码器和Viterbi译码器的FPGA实现

Viterbi译码是对卷积码的一种最大似然译码算法。主要介绍卷积码的Viterbi译码器的FPGA（现场可编程门阵列）实现方案。根据卷积码的特点,设计了用寄存器交换法存储幸存路径的模块,充分利用FPGA触发器资源丰富的优点。同时,为使系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的数据溢出和输出判决部分进行了优化,处理的结果使得系统的性能和效率都有提高。本设计已基于FPGA实现,译码速度快、延时小。