ACEX 1K系列CPLD配置方法探讨

介绍ACEX 1K系列器件的配置方法，对几种方法进行了分析对比，并着重论述了应用配置器件配置ACEX 1K系列器件的优点。     

数字频率合成器的FPGA实现

介绍了DDFS的原理和Altera公司的FPGA器件ACEX1K的主要特点 ,给出了用ACEX1K系列器件EP1K10TC144-1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果     

Altera公司ACEX产品

Altera公司日前推出ACEX产品系列,这是该公司针对通信市场的大批量应用而推出的新型低成本可编程逻辑器件(PLD)。ACEX以前宣布的名称是ACE,其产品系列从原1.8伏产品扩展至2.5伏器件。2.5伏器件采取了0.22微米/0.18微米技术,五层金属成本优化工艺,使得ACEX器件可用作低成本可编程器件来代替ASIC和应用专用标准产品(ASSPs)。高速、低成本的ACEX 1K系列非常使用于大批量、对价格敏感的应用,如低成本交换、调制解调器、xDSL调制解调器、专有和部门接入路由器以及远程接入系统。     

DSP的DMA通道在高速图像处理系统中的应用

以高速数字信号处理器ADSP21060和复杂可编程逻辑器件ACEX EP1K100构成的高速数字图像信号处理器为例,简要介绍了主机ACEX EP1K100与ADSP 21060的直接存储器访问(DMA)。调试结果表明，文中提出的设计方法可以让处理器内核从繁重的图像数据搬移工作中解脱出来，让数字信号处理器专心从事图像处理算法工作，显著地提高了系统的并行处理性能。     

基于CPLD 的IIR 滤波器的实现

本文介绍了IIR滤波器的硬件实现技术，结合复杂可编程逻辑器件CPLD提出了实现IIR滤波器硬件电路的方案，给出了采用VHDL硬件描述语言设计的IIR陷波滤波器电路实例。最后将设计配置到ALTERA公司的ACEX 1K系列芯片之中，并放入实际的电路中，以验证其滤波性能。     

基于FPGA的直接频率合成器的设计和实现

介绍了Altera公司的FPGA器件ACEX EP1K50的主要特点，给出了由ACEX EP1K50实现直接数字频率合成的工作原理，设计思路，电路结构和改进优化方法。     

直接数字频率合成器的FPGA实现

本文描述了直接数字频率合成器(DDS)的原理和特点,给出了利用Altera公司的FPGA器件(ACEX EP1K100)实现DDS的方法及仿真结果,并对仿真结果进行了误差分析。     

用单片机控制实现EPLD器件的配置

本文概要介绍了一种用AT89C51单片机控制ALTERA公司FLEX10K系列EPLD器件进行配置的一种方法。这种方法可实现应用系统的在线可重配置,拓展了EPLD器件的应用领域。     

用单片机M6759配置FPGA的解决方案

Altera公司的FLEX、ACEX系列FPGA需外接存储器。常用解决方案是用EPC1441、EPC1来配置，但缺点是价格高，1次性使用。现在提出用单片机配置FPGA的方案，由于需大量的存储空间来配置数据，我们选用1种性价比很好的Ali M6759单片机，它是51系列，片内有64K程序空间，价格仅$2．0。     

基于单片机的FPGA并行多任务配置

介绍基于SRAM LUT结构的FPGA器件的上电配置方式;并以ALTERA公司ACEXlK系列器件为例,提出了一种利用单片机AT89C52、FLASH存储器对FPGA进行并行配置及实现多任务电路结构配置的方法.     

CPLD器件的配置与下载

一、配置方式 CPLD器件的配置方式主要分为两大类:主动配置方式和被动方式。主动配置方式由CPLD器件引导配置操作过程,它控制着外部存储器和初始化过程;而被动配置方式由外部计算机或控制器控制配置过程。根据数据线的多少又可以将CPLD器件配置方式分为并行配置和串行配置两类。经过不同组合就得到四种配置方式:主动串行配置     

ALTERA系列器件的几种配置方法

CPLD系列器件是一类复杂的用户可编程逻辑器件,它以其集成度高、速度快、编程方便和价格低等特点愈来愈受到广大电子电路设计人员的欢迎。特别是ALTERA公司提供的嵌入式可编程逻辑器件FLEX10K等器件更是受到人们的重用,该公司提供的MAX+PLUSII应用软件,可使使用者得心应手。CLPD用户可编程逻辑器件的出现使硬件电路的设计无论从速度,还是从电路板的体积减小都有很大的突破。 ALTERA器件输入输出端口可随意由用户定义,使设计十分方便,即使电路设计完毕 ,也可很方便的对ALTERA器件内部电路进行修改或调整。根据SRAM…     

基于FPGA的数据高速串行通信实现

针对FPGA在音、视频传榆中的特性,提出两种基于FPGA的数据高速串行同步传输的方法,并用Altera公司的ACEX1K系列器件完成相应编码解码的程序设计.这两种恢复同步时钟的方法与传统的锁相环方法相比,实现更简单,建立时间更短,对系统时钟要求更低.     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

一种基于单片机的FPGA并行配置的实现

讨论了基于SRAM技术的FPGA可编程逻辑器件的配置方法,并以Altera公司FLEX 10K系列器件为例,提出了一种利用单片机对可编程逻辑器件进行被动并行配置(PPA)方案。该方案速度快、简单易行、便于实现,能在系统复位或上电时自动对器件编程,有效的解决了基于SRAM的FPGA器件掉电易失性的问题。该方法可以广泛应用于很多领域。     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法.     

依托单片机的FPGA在线可重配置技术

文章介绍了基于SRAM-LUT结构的FPGA配置原理。基于AT89C51单片机系统实现AlteraFLEK10K系列器件的被动串行(PS)在线配置(重构)方法和PC与单片机串行通信方式实现在线升级的方法。运用该技术能提高硬件功能的灵活性,改善系统工作性能。     

PLD可重配置性和产品定义

灵活迅速的基于SRAM的重配置可选项器件的出现，使得系统设计者在系统内改变PLD功能成为可能。基十SRAM的PLD使用SRAM单元保存配置数据，这些配置数据决定了器件的内部互连和功能。由于SRAM是数据易失的，这些配置数据必须保存在PI、D以外，以便在器件启动或重新开始时加载到器件中，进而改变器件操作。因此。通过对同一个PLD加载不同的配置数据就可实现不同的器件功能以及由此带来的不同产品特性。通过使用一个智能主机来控制配置过程，在器件c装人操作环境的情况下，重新配置PLD，使之实现现场升级或其他的功能修改也是可能…     

用单片机配置CPLD器件

介绍了ALTERA公司的可编程逻辑器件的上电配置方式,着重介绍了采用MSP430F1121单片机和串行EEPROM组成的配置板的设计方法.并对多电压配置和加快配置速度的方法进行了讨论.     

莱迪思宣布量产iCE40“LOSANGELES”LP系列和HX系列mobiIeFPGA器件

莱迪思半导体公司13前宣布发布8款已经完全符合量产标准的iCE40TM“LosAngeles”mobileFPGATM系列器件，并开始批量生产。iCE40低功耗LP系列的LP640、LPlK、LP4K和LP8K器件，以及更高性能的iCE40HX系列HX640、HXlK、HX4K和HX8K器件，都已经开始量产，并拥有17种不同的器件／封装组合。