薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究

本文对ＳＩＭＯＸ／ＳＯＩ全耗尽Ｎ沟ＭＯＳＦＥＴ中单晶体管Ｌａｔｃｈ状态对器件性能的影响进行了实验研究．实验结果表明，短时间的Ｌａｔｃｈ条件下的电应力冲击便可使全耗尽器件特性产生明显蜕变．蜕变原因主要是Ｌａｔｃｈ期间大量热电子注入到背栅氧化层中形成了电子陷阱电荷（主要分布在漏端附近）所致．文章还对经过Ｌａｔｃｈ应力后，全耗尽ＳＯＩ器件在其他应力条件下的蜕变特性进行了分析．     

聚合物薄膜场效应晶体管研究进展

有机薄膜场效应晶体管（OFET）在电子报纸、智能识别卡、大面积平板及柔性显示、传感器、数字逻辑电路等方面具有非常广阔的应用前景。在OFET家族中．聚合物半导体膜因具有机械性能好、热稳定性高、成膜方法简单经济以及特别适合于制备大面积器件等特点．而使聚合物薄膜场效应晶体管（PFET）近几年来倍受关注。本文概述PFET的基本结构和工作原理、器件设计和制备以及相关的研究进展，最后讨论PFET器件未来的研究方向。     

聚合物薄膜场效应晶体管研究进展

有机薄膜场效应晶体管（OFET）在电子报纸、智能识别卡、大面积平板显示及柔性显示、传感器、数字逻辑电路等方面具有非常广阔的应用前景。在OFET家族中，聚合物半导体膜因具有机械性能好、热稳定性高、成膜方法简单经济以及特别适合于制备大面积器件等特点，而使聚合物薄膜场效应晶体管（PFET）近几年来倍受关注。本文概述PFET的基本结构和工作原理、器件设计和制备以及相关的研究进展，最后讨论PFET器件未来的研究方向。     

薄膜SOIMOSFET浮体效应的抑制优化研究

本文根据所建浮体效应物理模型，研究了器件参数对ＳＯＩＭＯＳＦＥＴ浮体效应影响关系．研究结果表明，降低源漏掺杂浓度、减小体区少子寿命、采用优化的硅膜厚度、以及在保持器件全耗尽的情形下适当提高沟道掺杂浓度等，可以有效地抑制浮体效应，提高器件的源漏击穿电压，这些参数在工艺上可以对应采用ＬＤＤ＆ＬＤＳ的ＭＯＳ结构、准确控制的沟道缺陷工程以减小少子在ＳＯＩ体区的复合寿命等，为从工艺设计上进一步改善ＳＯＩＭＯＳＦＥＴ的器件特性打下理论基础．     

全耗尽SOIMOSFET辐照导致的阈值电压漂移模型

报道了全耗尽SOI MOSFET器件阈值电压漂移与辐照剂量和辐照剂量率之间的解析关系.模型计算结果与实验吻合较好.该模型物理意义明确,参数提取方便,适合于低辐照总剂量条件下的加固SOI器件与电路的模拟.讨论了抑制阈值电压漂移的方法.结果表明,对于全耗尽SOI加固工艺,辐照导致的埋氧层(BOX)氧化物电荷对前栅的耦合是影响前栅阈值电压漂移的主要因素,但减薄埋氧层厚度并不能明显提高SOI MOSFET的抗辐照性能.     

薄膜全耗尽SOI门阵列电路设计与实现

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５ｕｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延误时间在５Ｖ时为４３０ｐｓ。     

薄膜全耗尽SOI短沟道MOSFET准二准电流模型

本文在分析薄膜全耗尽ＳＯＩ器件特殊物理效应的基础上，建立了可细致处理饱和区工作特性的准二维电流模型。该模型包括了场效应载流子迁移率，速度饱和以及短沟道效应等物理效应，可以描述薄膜全耗尽ＳＯＩ器件所特有的膜厚效应，正背栅耦合（背栅效应）等对器件件特性的影响。并且保证了电流，电导及其导数在饱和点的连续性。将模型模拟计算结果与二维器件数值模拟结果进行了对比，在整个工作区域（不考虑载流子碰撞离化的情况下）     

一种新型全耗尽双栅MOSFET

提出一种新型全耗尽双栅MOSFET,该器件具有异质栅和LDD结构.异质栅由主栅和两个侧栅组成,分区控制器件的沟道表面势垒.通过Tsuprem-4工艺模拟和Medici器件模拟验证表明,与普通双栅全耗尽SOI相比,该器件获得了更好的开态/关态电流比和亚阈值斜率.在0.18μm工艺下,开态/关态电流比约为1010,亚阈值斜率接近60mV/dec.     

一种新型全耗尽双栅MOSFET

提出一种新型全耗尽双栅MOSFET,该器件具有异质栅和LDD结构.异质栅由主栅和两个侧栅组成,分区控制器件的沟道表面势垒.通过Tsuprem-4工艺模拟和Medici器件模拟验证表明,与普通双栅全耗尽SOI相比,该器件获得了更好的开态/关态电流比和亚阈值斜率.在0.18μm工艺下,开态/关态电流比约为1010,亚阈值斜率接近60mV/dec.     

薄膜全耗尽SOI CMOS工艺技术研究

对1．2μ薄膜全耗尽SOI CMOS(TFD SOI CMOS)器件和电路进行了研究，硅膜厚度为80nm。器件采用LDD结构，以提高击穿电压、抑制断沟道效应和热载流子效应；对沟道掺杂能量和剂量进行了摸索，确保一定的开启电压和器件的全耗尽；为了减小“鸟嘴”，进行了PBL(Poly-Buffered LOCOS)隔离技术研究；溅Ti硅化物技术，使方阻过大问题得以解决。经过工艺流片，获得了性能良好的器件和电路。     

关于SOI/SDB薄膜全耗尽隐埋N沟MOSFET的新型解析模型

对SOI/SDB薄膜全耗尽隐埋N沟MOSFET(FDBC NMOSFET)的器件结构及导电机理进行了深入研究,建立了明确的物理解析模型,推导出各种状态下器件工作电流的解析表达式。并将解析模型的计算结果与实验数据进行了比较和讨论。     

对异型硅岛实现的厚膜全耗尽SOIMOSFET的模拟研究

本文提出了用异型硅岛实现的厚膜全耗尽(FD)SOI MOSFET的新结构,并分析了其性能与结构参数的关系.通过在厚膜SOI MOSFET靠近背栅的界面形成一个相反掺杂的硅岛,从而使得厚膜SOI MOSFET变成全耗尽器件.二维模拟显示,通过对异型硅岛的宽度、厚度、掺杂浓度以及在沟道中位置的分析与设计,厚膜SOI MOSFET不仅实现了全耗尽,从而克服了其固有的Kink效应,而且驱动电流也大大增加,器件速度明显提高,同时短沟性能也得到改善.模拟结果证明:优化的异型硅岛应该位于硅膜的底部中央处,整个宽度约为沟道长度的五分之三,厚度大约等于硅膜厚度的一半,掺杂浓度只要高出硅膜的掺杂浓度即可.重要的是,异型硅岛的设计允许其厚度、宽度、掺杂浓度以及位置的较大波动.可以看出,异型硅岛实现的厚膜全耗尽 SOI MOSFET 为厚膜SOI器件提供了一个更广阔的设计空间.     

新型多栅全耗尽SOI器件研究进展

随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、三栅、环绕栅、G4-FET等新型多栅全耗尽SOI器件的研究进展.     

非对称HALO结构的全耗尽SOI二维阈值电压解析模型

在考虑了隐埋层与硅层的二维效应的基础上提出非对称HALO结构的全耗尽SOI二维阈值电压解析模型,该模型计算了在不同硅膜厚度,掺杂浓度,HALO区占沟道比例的条件下的阈值电压.模型结果与二维数值模拟软件MEDICI的模拟结果较好的吻合,该模型对HALO结构的物理特性和工艺设计有很好的指导意义.     

SOI／SDB超薄膜全耗尽隐埋n沟MOSFET的解析模型

本文给出了基于SDB材料的无PN结超薄膜全耗尽隐埋n沟型MOSFET的较明确的物理模型,详细分析了它的导电机理,给出了解析表达式.并将本模型的计算结果与实验结果进行了比较,同时进行了一些讨论.     

An Analytical Threshold Voltage Model for Fully Depleted SOI MOSFETs

提出了一种新的全耗尽SOI MOSFETs阈值电压二维解析模型.通过求解二维泊松方程得到器件有源层的二维电势分布函数,氧化层-硅界面处的电势最小值用于监测SOI MOSFETs的阈值电压.通过对不同栅长、栅氧厚度、硅膜厚度和沟道掺杂浓度的SOI MOSFETs的MEDICI模拟结果的比较,验证了该模型,并取得了很好的一致性.     

全耗尽SOI MOSFETs阈值电压解析模型

提出了一种新的全耗尽SOI MOSFETs阈值电压二维解析模型.通过求解二维泊松方程得到器件有源层的二维电势分布函数,氧化层-硅界面处的电势最小值用于监测SOI MOSFETs的阈值电压.通过对不同栅长、栅氧厚度、硅膜厚度和沟道掺杂浓度的SOI MOSFETs的MEDICI模拟结果的比较,验证了该模型,并取得了很好的一致性.     

Evaluation of graded-channel SOI MOSFET operation at high temperatures

This paper presents a comparative analysis between graded-channel (GC) and conventional fully depleted SOI MOSFETs devices operating at high temperatures (up to 300 °C). The electrical characteristics such as threshold voltage and subthreshold slope were obtained experimentally and by two-dimensional numerical simulations. The results indicated that GC transistors present nearly the same behavior as the conventional SOI MOSFET devices with similar channel length. Experimental analysis of the g_m/I_DS ratio and Early voltage demonstrated that in GC devices the low-frequency open-loop gain is significantly improved in comparison to conventional SOI devices at room and at high-temperature due to the Early voltage increase. The multiplication factor and parasitic bipolar transistor gain obtained by two-dimensional numerical simulations allowed the analysis of the breakdown voltage, which was demonstrated to be improved in the GC as compared to conventional SOI transistors in thin silicon layer devices in the whole temperature range under analysis.     

全耗尽SOI MOSFET的阈电压的解析模型

本文在近似求解全耗尽ＳＯＩＭＯＳＦＥＴ所满足的二维泊松方程的基础上，建立了阈电压的解析模型。     

全耗尽CMOS/SOI工艺

对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5～ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5～ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5 ps