可编程逻辑阵列减少毛刺的低功耗布线算法

随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%.     

反熔丝FPGA布线算法研究

国内外学术界对目前广泛采用的SRAM型FPGA布线算法均有大量研究,对于特殊用途反熔丝FPGA的研究却很少。首先介绍了反熔丝FPGA及其布线算法的研究现状,接着讨论了目前最为流行的FPGA布线算法——路径搜索算法的基本原理与实现方式,并且建立了反熔丝延时模型,然后针对反熔丝FPGA的结构对布线算法进行了改进,最后在CAD实验平台上实现了该改进算法。实验表明,该改进算法可以提高反熔丝FPGA布线的效率及电路速度。     

FPGA设计中的低功耗解决方案

本文讨论了FPGA设计中的低功耗问题。从功耗的产生原因和相关公式着手,针对静态和动态的主要功耗提出了相应的解决方案。以ActeleX系列以及SX/SX-A系列器件为例,阐述了器件的结构特点与低功耗的设计技巧。     

面向VLIW结构的寄存器压力敏感表调度算法*

为了改善寄存器压力问题,提出一种寄存器压力敏感的指令调度算法。该算法在传统表调度算法的基础上采用关键路径为优先级函数,并考虑在寄存器压力区域内调整非关键节点的调度时机,在应用程序性能不损失的情况下达到了减小寄存器压力的目的。     

基于BIST的FPGA测试方法研究

文章讨论了利用内建自测试结构对FPGA内部可编程逻辑资源进行测试的方法。以基于SRAM结构的FP-GA为例,分析了一种查找表内建自测试方案在实际应用中存在的问题,并提出了一种改进测试方法,解决了综合过程中存在的不匹配问题。同时,还消除了由地址叠加造成的波形错位和周期错误,并在XC3S400芯片上完成了测试。     

FPGA的功耗概念与低功耗设计研究

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,而功耗增加又导致芯片发热量的增大和可靠性的下降。因此,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文围绕FPGA功率损耗的组成和产生原理,从静态功耗、动态功耗两大方面出发,分析了影响FPGA功率耗散的各种因素,并通过Actel产品中一款低功耗的FPGA进一步进行说明。最后提出了在FPGA低功耗设计中的一些问题。     

基于FPGA的快速除法算法设计与实现

介绍了一种新的除法算法,该算法是利用Taylor展开公式的近似,采用两次乘法操作和一张较小的查找表.整个算法采用verilog语言描叙,设计灵活、实现简单.仿真结果表明该算法具备较高的精度与较快的运算速度.     

自动修复短时序违反路径的FPGA布线算法

为了解决寄存器保持时间不满足而引起的短路径问题, 提出一种自动修复短时序违反路径的FPGA布线算法。在VPR时序布线算法整体布线布通之后, 调用短路径时序分析来获取违反短时序约束的布线连接, 然后通过修改代价函数, 对每条违反短时序约束的连接进行增量布线, 使每条连接的路径延时尽可能达到满足短时序约束所需的延时。实验结果表明, 本算法与VPR时序驱动布线算法相比, 能够平均修复94. 7%的短时序违反路径, 而运行时间仅增加了6. 8%。     

基于整数规划的层次式FPGA布线算法

为了避免由于布线线序处理不当而导致无法布通的问题,提出一种基于整数规划的层次式FPGA布线算法.该算法使用一种全局优化处理的方式对布线问题进行求解,通过分析层次式FPGA的结构特点和整数规划的算法特点,导出了FPGA布线算法问题与整数规划之间的关系;然后具体描述了如何将FPGA布线问题转化成二进制整数规划问题及其相应的求解过程,其中利用层次式FPGA的结构特点对得到的整数规划问题进行简化.与可满足性布线算法进行实验比较的结果表明,文中算法具有求解速度更快、求解规模更大以及求解质量更高等方面的优势.     

Fast Phong明暗处理算法的FPGA实现

Phong明暗处理算法是生成真实感3D图像的最佳算法之一。VLSI技术的发展以及对于高真实感实时图形的需求使得Phong明暗处理算法的实现成为可能。利用泰勒级数近似的Fast Phong明暗处理算法适合硬件实现。但是用硬件实现此算法需要存储大量数据的ROM表,这增加了实现的难度。通过误差分析,提出了优化的查找表结构。通过在FPGA上对所提结构进行验证,结果表明,该方案在提高速度、精度的同时减小了硬件资源的使用量。     

流水线的FPGA低功耗设计①

在组合逻辑中加入寄存器级形成流水线,减少了信号毛刺的产生和传播,从而降低FPGA动态功耗,通过XPower功耗分析工具总结出了流水线设计和非流水线设计的功耗,为了做出更完整的对比,使用了低翻转率信号,随机翻转率信号和高翻转率信号作为输入,最后得出结论,对于高翻转率的信号,使用流水线可以一定程度的降低FPGA的功耗,对于低翻转率的信号,使用的流水线可能会使用比非流水线更多的功耗,并分析了其原因。     

对路由表结构和查找算法的研究

随着网络流量的指数性增长,每秒能够传输10G以上比特的光纤骨干网络大量投入使用,但是大部分骨干路由器无法相应达到每秒转发百万个分组的高速,成为网络瓶颈。分组转发性能由多种因素决定,其中路由查找算法是关键。综述了近年来在路由表数据结构和查找算法的研究方面的最新进展,并对一种较先进的转发表结构进行了重点分析。     

基于LFT和DAG方式的IPv6路由查找算法

随着网络的不断发展,路由表的信息量也在不断增加,这势必会影响路由转发的效率,影响网络速度.在分析了衡量路由算法优劣的标准后,又通过对现有IPv4和IPv6各种路由算法的分析,尤其是LFT和DAG结构的说明,综合了二者以及LC Trie的优点,提出了算法改进的思想,给出了算法的主要数据结构以及算法执行的流程图,此算法提高了路由查找效率.     

传感器网络中一种基于数据融合树的低功耗路由算法

针对传感器网络节点资源有限的特点,结合最小Steiner树的概念,提出了一种基于数据融合树的路由算法,该算法通过快速构造最小生成树来建立一个虚拟骨干网,使得数据高效的传输。理论分析和模拟实验也表明该算法具有很好的节能性。     

FPGA设计中的低功耗解决方案

本文讨论了FPGA设计中的低功耗问题。从功耗的产生原因和相关公式着手。针对静态和动态的主要功耗提出了相应的解决方案。以Actel eX系列以及SX／SX—A系列器件为例，阐述了器件的结构特点与低功耗的设计技巧。     

基于前缀扩展的三级索引路由查找算法

根据路由表前缀扩展特性,采用特殊的结构构造索引表,提出了一种基于3级索引的储存表查找方法,进行流水线方式的并行查找。引入了缓冲池的思想,提出了一种改进的路由表更新方法,同时该算法支持动态更新。与基于压缩算法相比,该算法数据结构简单;与传统TCAM路由查找相比,可以节省约40％的功耗。此外,该算法在查找性能、路由更新和存储空间方面也有很大优势,能够达到最少访问一次存储器．最多需要访问3次实现处理一个IP数据包．     

一种基于哈希编码的内容路由查询匹配机制

基于名字的路由查找是命名数据网络(NDN)的一个关键技术,但由于NDN名字层次化的结构以及无限制的长度,使得查询匹配的实现具有很大的挑战性.提出一种有效的元素哈希编码机制,首先利用哈希函数压缩数据名字,然后采用改进的状态转换阵列实现名称最长前缀的快速匹配,最后设计一种快速的增量更新机制,满足NDN转发过程中频繁地插入、修改与删除等操作.仿真结果表明,提出的方法使路由条目压缩率达到40％以上,匹配速率提高约10％.