多值多元逻辑门MV—DYL及组合逻辑设计

分析了ＭＶ－ＤＹＬ基本的逻辑门结构和原理，列举共组合逻辑设计方法和实例。     

电路测试生成的一种并行处理方法

基于消息传递的多指令流多数据流多机并行系统，提出一种组合电路测试图形生成的新的并行处理方法。该方法首先定义基本门电路的特征函数，通过特征函数的迭加，得到与被测电路对应的一约束网络的特征函数ＣＡＴＰＧ，用遗传算法计算ＣＡＴＰＧ的零点获得故障的测试。     

计算机辅助数据库设计系统的设计与实现

计算机辅助数据库设计（ＣＡＤＢ）是ＣＡＤ的一个重要方面,在分析数据库设计步骤和内容的基础上,设计并实现了数据库逻辑设计附件 计算机辅助数据库设计系统（ＣＡＤＢＤＳ）,从而数据库设计人员提供了一有效辅助工具。     

时序电路设计中应用卡诺图化简⒇逻辑函数的一种简捷方法

介绍了在时序电路设计中应用卡诺图进行逻辑函数化简时的一种简捷方法,按本方法化简设计出的电路可以满足所用触发器和门电路数目最少以及触发器和门电路输入端数目最少的“最简”要求。方法易于掌握,使用方便。     

时序电路设计中应用卡诺图化简逻辑函数的一种简捷方法

介绍了在时序电路设计中应用卡诺图进行逻辑函数化简时的一种简捷方法,按本方法化简设计出的电路可以满足所用触 发器和门电路数目最少以及触 发器和门电路输入端数目最少的“最简”要求。方法易于撑握,使用方便。     

组合夹具元件图形库的建立

计算机辅助设计（ＣｏｍｐｕｔｅＡｉｄｅｄＤｅｓｉｇｎ—简称ＣＡＤ）是一门新兴的科学技术，近年来，在产品设计和工程设计中得到越来越多的应用。ＣＡＤ的具体内容因行业而异，但计算机绘图是ＣＡＤ的一个重要内容。本文通过用ＡｕｔｏＣＡＤ建立组合夹具元件图形库的工作，阐述了对ＡｕｔｏＣＡＤ的更深刻理解，总结出了一些经验，可供ＡｕｔｏＣＡＤ初学者参考。     

AutoCAD与高级语言接口方法探索

要使ＡｕｔｏＣＡＤ具有强有力的计算和逻辑判断功能，就必须赋予它“参数绘图”有能力，也就是要求图形软件具有与高级语言的“接口”，本文将ＡｕｔｏＣＡＤ与高级语言的连接方法做一探讨。     

组合机床总体方案CAD系统的设计与实现

以组合机床的总体方案设计为对象,基于ＨＩＧＨＣ／Ｃ＋＋３．０４和ＡＤＳ（ＡｕｔｏＣＡＤ Ｄｅ－ｖｅｌｏｐｍｅｎｔ Ｓｙｓｔｅｍ）环境,编制了一套参数绘图的ＣＡＤ系统软件,成功地实现了提高组合机床设计质量,缩短设计周期的目标,介绍了组合机床采用ＣＡＤ技术的可能性和必要性,系统的结构框架,程序设计中的两个关键问题,程序设计的特点及可靠性。     

分组法进行二重组织计算机辅助设计的数学模型

介绍了用经纬纱“分组”进行二重组织ＣＡＤ设计的原理和方法，由二重组织的构成条件导出判别表，里组织是否合适的判别条件，提出了适于ＣＡＤ设计的经纬纱“分组”的新方法，并由此导出了二重组织ＣＡＤ设计的数学模型。     

CAMAC接口电路设计

介绍了ＣＡＭＡＣ接口电路的一种设计方法，通过使用可编程逻辑器件ＧＡＬ代替传统的ＴＴＬ器件，不仅使接口电路变得非常简单，而且修改方便、适用性强．     

四值维持阻塞 JK 触发器的研究

提出一种具有四轨输出的四值维持阻塞ＪＫ触发器的电路设计，经计算机模拟和测试由ＴＴＬ门电路组成的实验电路表明，该触发器能实现预定的功能．     

Hardware obfuscation design of the RM logical camouflage gate

To improve the ability of the integrated circuit to resist reverse engineering, we study the logic obfuscation technology and propose a logic obfuscation scheme based on the Reed-Muller camouflage gate. First, different virtual hole configurations are adopted to realize XOR/AND logical functions on the same layout, and feature information of the logical obfuscating circuit is extracted to make the standard cell physical library. Then, the obfuscation physical library is applied in the circuit netlist by the random insertion algorithm. Finally, the ISCAS benchmark is used to verify the effectiveness of the proposed scheme. Simulation results reveal that the similarity of the Reed-Muller logic camouflage layout is improved by 14.36%, and that the power consumption overhead is about 2.36% under the larger scale benchmark. Experiment indicates that the designed obfuscation gate can effectively resist reverse engineering and improve the hardware security of the circuit.     

或-符合型通用逻辑门组合电路的故障检测

针对或-符合型三变量通用逻辑门组合电路，提出了一种基于布尔差分的故障检测方法.引入了或-符合代数中的布尔差分定义和运算性质，给出了在该组合电路中计算布尔差分的链式算法以及故障压缩定理.在此基础上，得到了电路单固定故障及双固定故障的检测方法.结果表明，在或-符合代数中布尔差分的计算较为简便，链式算法能有效地求得电路输出对全部原始及内部输入线的布尔差分，从而使得用布尔差分法对该组合电路进行故障检测具有简单、直捷的特点.并且用或-符合型三变量通用逻辑门实现函数连线数相对较少，因此在数字设计中使用这种逻辑门有利于故障检测.     

基于GP算法的多模态门电路设计

多模态电路是与传统基于开关切换或者可重构实现方式的多功能电路不同的一种新颖的多功能电路,它在电路结构不发生改变的情况下,由电路某种参数（温度、电源电压、控制信号）的变化实现电路的多种功能。作为一种新的电路类型,多模态电路设计还没有标准的设计准则,针对现有的设计方法存在元件冗余,电路结构不合理的缺点,提出了用GP（遗传程序设计）算法来设计多模态门电路,并实现了一个控制信号控制的与／异或门,电路的分析结果说明了该设计方法的可行性。     

基于量子遗传算法的XOR/AND电路功耗和面积优化

通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数衡量电路面积,利用染色体编码、适应度函数构造和量子旋转门调整等方法,有效实现了功耗和面积的折中.将提出算法与遍历算法和整体退火遗传算法进行比较,结果表明该算法高效、稳定、收敛速度快.对较大规模电路的测试结果表明,该算法的优化结果与极性为零时的XOR/AND电路相比,功耗和面积平均节省了81.7％和54.7％.     

用广义Reed-Muller展式综合多输出开关函数的算法

本文讨论用异或组件自动综合多输出开关函数的算法.任意n元开关函数f,存在2~n个与不同变量极性组合相应的广义Reed-Muller展式,其中与项个数最少的一个展式是f的最小与/异或表示.对于n元多输出开关函数F,本文提出一种综合算法处理函数间的共享问题.     

基于模块化技术的最佳ULG.2的QCA电路设计

为了减少纳米器件量子细胞自动机(QCA)电路的线交叉数和电路综合时采用的门电路类型,在介绍QCA细胞结构、逻辑器件、模块化设计技术以及最佳通用逻辑门ULG.2的基础上,提出基于模块化技术的最佳通用逻辑门ULG.2的QCA电路实现方案.利用最佳QCA通用逻辑门ULG.2设计了全加/减器、全比较器和4选1数据选择器.所设计的QCA电路均用QCADesigner软件进行模拟,结果表明：该电路不仅具有正确的逻辑功能,而且某些性能得到了很大的改善.特别地对于4选1数据选择器,与已有的多数门和反相器直接设计的电路相比,细胞数、QCA线交叉数分别减少了31.8%和62.5%.     

基于阈值逻辑门的任意布尔函数综合

阈值逻辑门具有很强的逻辑功能及独特的优点,用阈值逻辑门实现数字逻辑函数也一直受到关注.该文在研究阈值逻辑门性质的基础上,提出了一种基于阈值逻辑门的任意布尔函数综合的新算法.该算法引入了神经网络的学习法则和化简规则,不但具有简单规范的特点,同时降低了实现数字逻辑函数的复杂性.体现了基于阈值逻辑门综合布尔函数的有效性和优越性.     

EDA技术发展及应用

介绍了EDA技术的发展、基本特征,阐述了利用EDA工具进行数字逻辑电路的设计流程、TOP-DOWN设计方法、硬件描述语言.     

组合电路的主值、主值故障及其测试生成

对组合电路连线上的信号值提出用主值Z和辅值F表示,并提出用主值故障和辅值故障表示组合电路中的固定型故障模型.文中阐述了对主值故障进行测试生成的原理方法.该方法使各类基本门电路具有统一形式的功能描述,适用于由多种类型基本门电路构成的组合电路.