PCB设计中同步开关噪声问题分析

印刷电路板设计中的同步开关噪声问题是现代高速数字电路应用的瓶颈之一.介绍了一种在电路板上施加同步开关报文和温度应力的可靠性测试方法,该方法可以有效暴露电路板上的同步开关噪声问题.借助噪声测试和阻抗分析手段,对一个由该方法发现的异常问题进行了分析,通过优化去耦电容和电源平面阻抗,抑制了电路板上的同步开关噪声,问题得到了完美解决.最后,给出了一些在PCB设计中抑制同步开关噪声的方法和建议.     

基于宏模型的同步开关噪声仿真分析

同步开关噪声(SSN)对具有上百个输入/输出端口的高性能FPGA系统具有很大的影响,已经成为深亚微米设计所必须考虑的主要问题之一.由于没有考虑电压反馈效应,IBIS模型在仿真SSN时,总是过高估计电源噪声、地噪声和静线噪声.为提高IBIS模型仿真SSN的精度提出了一种改进的方法,利用自研发的工具SSWI(SSN simulation with IBIS)获得了自动IBIS优化模型.利用美国北卡州立大学开发的工具S2IBIS直接从SPICE模型中提取了IBIS模型,与SPICE模型仿真结果验证了该方法的有效性,采用该法可以提高IBIS模型仿真SSN的精度60%～70%.     

介质型EBG结构对同步开关噪声抑制的有限元分析

研究了介质型电磁带隙结构对高速电路中电源/ 地平面间同步开关噪声的抑制作用。该介质型电磁带隙结构在抑制同步开关噪声的同时未破坏高速信号的电流返回路径,使高速信号的信号完整性得以保持。利用电磁场有限元方法将电源/地平面间同步开关噪声抑制的三维问题转化成二维问题进行处理,提高了计算效率。分析了介质型电磁带隙结构的介电常数对噪声抑制带宽的影响,利用了三维全波电磁场仿真软件HFSS对二维数值结 果进行仿真验证,仿真结果与数值计算结果基本吻合,验证了二维数值算法的正确性。     

一种适用于同步开关噪声抑制的共面电磁带隙新结构

该文根据电磁带隙结构的带隙形成机理及共面电磁带隙结构等效电路分析模型,通过引入新型的C-型桥接连线及开槽设计,提出了一种适用于高速电路同步开关噪声(SSN)抑制的带有狭缝的共面C-型桥电磁带隙(CBS-EBG)结构。实测结果表明,在抑制深度为?40 dB时,阻带范围为296 MHz~15 GHz,与LBS-EBG结构相比,在保持高频段SSN抑制性能的同时,阻带下限截止频率由432 MHz下降至296 MHz,有效降低了带隙中心频率。研究了局部拓扑下的信号传输特性,结果表明,当采用局部拓扑并选择合适的走线策略时,该结构在保持良好的SSN抑制性能的同时,能够实现较好的信号完整性。     

高速PCB的电源完整性分析

随着微电子技术的不断发展,高速信号的上升沿越来越快,电源完整性已经成为高速互连系统设计中不可忽略的问题.借助Cadence公司SQPI仿真软件,对高速PCB进行电源完整性分析,可以指导并优化电源分配系统(PDS)设计,从而在设计阶段解决电源完整性问题.根据电源完整性问题的形成机理、影响因素,阐述了高速PCB电源完整性解决办法.对电源分配系统设计具有指导作用.     

基于螺旋谐振环结构的UWB同步开关噪声抑制电源平面

针对目前印制电路板中采用的同步开关噪声抑制方法抑制带宽较窄、全向性较差、电源平面有效使用面积小、结构复杂及对信号质量影响大的问题,提出了一种基于螺旋谐振环结构的超宽带同步开关噪声抑制平面,具有结构简单、阻带宽、抑制方向具有全向性、无需周期性电磁带隙结构的特点。通过研究其等效电路模型,使用三维有限元法( FEM)对所设计的结构提取了S参数,并进行了频域与时域分析与仿真。仿真结果表明：所提出的结构其同步开关噪声抑制深度在-40 dB时,阻带范围为0.13~20 GHz,抑制带宽达到19.87 GHz,有效降低了带隙中心频率;当注入噪声电压为1 V时,可将噪声电压抑制到0.25 mV;对比UC-EBG和Planar EBG结构,在-40 dB抑制深度时,抑制带宽分别提高了16.97 GHz和17.73 GHz。     

高速集成电路系统中同步开关噪声分析

文章首次利用部分元等效电路(PEEC)方法分析高速集成电路系统中同步开关噪声。该方法与其它等效电路方法及全波分析方法相比,简单、效率高,并可以和无源电路阶数缩减方法结合,进行大规模缩减,从而进一步提高计算速度。通过分析电路中两种典型结构体(电源／接地板,电源板／信号线／接地板)未加去耦电容和加上去耦电容后同步开关噪声,表明这种方法具有高效性。     

高速印刷电路板中电磁带隙结构的同步开关噪声抑制和传输特性分析

该文从频域和时域两方面对一种正六边形贴片的电磁带隙(EBG)结构进行了特性分析和研究。利用等效电路理论分析和研究了贴片边长、贴片间距和过孔半径对该结构的带隙和传输特性的各自不同的影响,得到并验证了准确估算不同贴片边长带隙的上、下限频率和带宽的数学表达式。研究表明可以通过贴片间距来改变带宽,但不影响带隙左侧特性,过孔半径的缩小会导致带隙左移并变窄。最终分析了以EBG结构为返回路径的信号线的时域特性,实验证明EBG结构的周期越小,信号的传输质量越差。     

CMOS电路同步开关噪声的分析和仿真

目前,集成电路正向着高速集成度方向发展,但受到封装如DIP、TSOP、BGA等上寄生电感的作用,同步开关噪声影响越来越大。本文对一个简化的同步开关噪声电路模型进行了理论分析,从而得出通过调整开关上升时间等方法,可以有效降低地弹噪声,降低幅度可达到80％以上。     

同步开关噪声抑制的分析与研究

目前,数字集成电路朝着高功率,低电压的方向发展,电源地平面上的同步开关噪声成为高速设计的主要瓶颈之一。文章阐述了同步开关噪声的形成原理和产生问题,详细分析了现有抑制SSN的主要方法,最后通过结构图和仿真效果图重点介绍电磁带隙结构（EBG）的设计方法、研究思路和最新发展趋势.为今后的实际应用研究提供一定的参考指导。     

高速高密度PCB电源完整性分析

随着集成电路开关速度的提高以及PCB密度的增加,电源完整性分析已成为高速PCB设计中不可忽略的问题.针对电源完整性问题产生的原因和解决方法,以一个8层高密度数模混合PCB为例,采用Ansoft SIwave仿真软件,对多层高速PCB的电源完整性进行了详尽的分析,并提出了优化电源分配网络PDN的设计.仿真结果表明:添加去耦电容后的PDN设计满足了设计需要.     

一种预测印制电路板EMI的方法

在印刷电路板的设计阶段进行电磁兼容性(EMC)设计是十分重要的.本文介绍了一种预测印制电路板电磁干扰(EMI)的方法,得出微机开关电源PCB板的近场分布图,并以此为参考选择布线路径.     

高频干扰对PCB电磁兼容性影响的仿真分析与PCB优化设

本文采用Ansoft Designer软件,仿真分析了PCB(Printed Circuit Board)中高频谐波干扰对PCB电磁兼容性产生的影响,得出PCB的电流图及近场分布图.根据电流图及近场分布图,分析PCB的电磁兼容性,并加以改进,优化版图设计.     

高速高密度PCB上的SSN问题

在现代数字产品中,IC性能越来越高,数据率越来越高,信号上升时间越来越短,SSN逐渐成为影响产品性能的重要因素之一.该文从高速高密度PCB设计的角度,探讨了高速高密度PCB上.SSN的机理与特性.结果表明,SSN是数字IC 固有的,有叠加性,是宽带噪声源;可引起地弹和电源反弹、产生传导骚扰和辐射骚扰、引起串扰噪声.该文...     

PCB中基于DS-EBG结构的宽频带电源噪声抑制

电磁能带隙（EBG）结构能有效解决高频电源完整性问题,但不利于PCB的微型化设计。文章将三维立体封装中使用的双层EBG（DS-EBG）结构应用到PCB电源完整性设计中。通过理论分析证明了它的宽频带电源噪声抑制性能,并利用Ansoft公司SIwave软件进行仿真,成功对理论分析进行了验证。     

PCB电磁辐射的仿真分析与优化

产品的电磁兼容性是工程设计人员在产品设计阶段必须考虑的问题,它不仅影响产品的性能,同时影响产品的稳定性。分析了PCB产生电磁干扰的原因,以及抑制电磁干扰的措施,并采用ANSYS公司的SIwave软件对某控制器PCB板上进行近场仿真分析,并通过阻抗匹配、添加去耦电容的方式对PCB进行优化,通过优化降低了PCB的电磁辐射,提高了PCB的电磁兼容性能。     

PCB上PDN自阻抗双端口网络测量方法及仿真验证

介绍了PDN自阻抗的特点、单端口网络分析法测量PDN自阻抗的局限及双端口网格分析法的原理、具体应用等,并给出了六层、十层PCB板的仿真与测试结果。结果表明：用双端口网格分析法的阻抗测试结果在1 GHz以下的频段内具有较好的准确性。     

高频干扰对PCB电磁兼容性影响的仿真分析与PCB优化设计

本文采用Ansoft Designer软件，仿真分析了PCB（Printed Circuit Board）中高频谐波千扰对PCB电磁兼容性产生的影响。得出PCB的电流图及近场分布图。根据电流图及近场分布图，分析PCB的电磁兼容性，并加以改进．优化版图设计。     

高速PCB板设计中的串扰问题和抑制方法

在电路板的设计过程中,信号频率的提高必然会引起包括串扰在内的各种信号完整性问题。本文剖析了在高速PCB板设计中信号串扰的产生原因,并利用HyperLynx软件包进行了仿真,最后提出了相应的解决方案。     

高速PCB 信号完整性仿真与分析

针对如何能缩短电路设计开发流程和提高设计人员工作效率,本文主要提出了如何有效解决信号完整性问题。 介绍了一种信号完整性分析的方法,使用IBIS 模型进行信号完整性分析,通过加载芯片的IBIS 模型对高速PCB 板进行 仿真,并对仿真结果进行优化分析,达到验证设计的目的。