面向片上网络路由器漏流功耗优化的自适应缓冲管理策略

随着单芯片上集成处理器数量的增加,片上网络逐渐成为多核处理器中非常有前景的互连结构.互连网络成为片上多处理器功耗的重要消耗部件之一.而输入缓冲器是路由器漏流功耗的最大消耗单元,采用门控电源是降低其漏流功耗的有效手段.自适应缓冲管理策略能够根据网络中通信量,自适应地关闭/打开缓冲的一部分,从而降低路由器漏流功耗.而为了减小对网络延迟的影响,该策略中采用的提前唤醒技术能够隐藏缓冲的唤醒延迟.在网络注入率较低情况下,两项缓冲不关闭策略下的网络延迟几乎不受唤醒延迟影响.模拟结果显示,在4×4的二维Mesh中,即使网络注入率为0.7,漏流功耗的节约率依然可以高达46％;网络注入率小于0.4时,两项缓冲不关闭策略下的网络延迟最大仅仅增加了3.8％.     

片上实时功耗监控与估测的分析设计

为了给操作系统提供实时的芯片热点和功耗统计信息,以便进行快速、准确的实时功耗管理,基于龙芯2号处理器核,提出一个基于门控时钟统计的实时功耗监控系统.通过记录处理器门控时钟的翻转信息来获得芯片热点分布状态,并使用在芯片设计流程中由门级网表仿真而建立的功耗模型进行硬件计算,最终获得向操作系统提供的实时功耗数据.文中提出的实时功耗监控系统具有硬件集成、结构无关、快速、自身开销小、对处理器性能影响小、准确性高等优点.实验结果表明,将该实时功耗监控系统应用在FPGA平台上的功耗估测速度比传统仿真速度提高近40倍,精确度与Synosys公司的EDA工具测量相比可以保持在5%以内.     

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.     

面向层次化NoC的混合并行编程模型

为更好发挥多核处理器的硬件性能,针对层次化的片上网络架构,提出MPI/OpenMP混合并行编程模型。运用基于MPI的任务级并行模型实现片内簇间的高效通信,采用OpenMP模型实现簇内四核的通信、同步和数据交换。实验结果表明,与单一并行编程模型相比,混合并行编程模型加速比提高了20%~50%。     

一种扩展的片上实时调试系统设计

提出了一种为不支持调试模式的CPU扩展调试功能的系统设计方法。该方法在保持原CPU结构性和完整性的情况下，在片上增加了CPU监视／运行分析模块、调试摔制模块、时钟／复化管理和JTAG兼容的调试访问接口，用较少的硬件开销实现了指令／数据断点、单步、运行／停止、CPU复位、查看CPU核心寄存器、读取／修改外部存储器以及在线编程等功能，且调试命令的设置和执行完全独立干CPU，保证了CPU运行的实时性。     

面向SOC系统设计的层次化CDFG的扩展

本文主要介绍了层次化CDFG中标准控制结构和并行结构的扩充及转换方法,从而为在高层次SOC设计中真正使用HCDFG提供了基础。同时,文中还给出了HCDFG在系统验证中的作用,它为不同方法的混合验证提供了统一而有效的内部结构。     

基于时钟树功耗预提取的SoC功耗估计方法

精确评估系统芯片（System-on-a-Chip）在各种不同工作状态下的功耗需要仿真不同的向量集。评估过程中很大一部分计算花费在时钟树功耗上。通过对芯片功能的分析，可以将时钟树功耗单独提取并加以计算，然后只需要每次计算出芯片其它部分在各种工作状态下的功耗，即可得到系统的总功耗。在“中科SoC”没计中的实践可以看出，该方法同传统方法相比可以节省10％以上的计算时间和大约13％的磁盘存储空间，而功耗估计偏差不到0．1％。     

Amdahl定律在层次化片上多核处理器中的扩展

层次化片上多核处理器以紧耦合的多个核构成超节点,对访存和片上通信的局部性有良好支撑,能有效地缓解片上多核中数据通信带来的通信开销.在关于多核处理器的Amdahl开销/性能模型已有的研究基础上,引入片上数据通信延迟作为Amdahl任务计算开销的新元素,构建了层次化片上多核处理器的Amdahl加速比扩展模型.基于该扩展模型,就层次化片上多核处理器的加速比与超节点配置的关系问题展开研究.模拟分析发现,要获得良好的加速比性能,层次化片上多核处理器需要在超节点数目与超节点的大小(超节点内核的个数)之间作仔细的权衡;对于给定核数目的层次化片上多核处理器,使系统性能最优的超节点大小往往出现在中间某个值而不是最大或者最小,并且该值随着系统规模的变化会发生相应的变化.     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsvs设计流程和VeriSilicon 0.18μm CMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58 mW.采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗.     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon0.18μmCMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。     

基于门控时钟的寄存器传输级功耗优化

随着深亚微米技术的发展,功耗已经成为现代超大规模集成电路设计中的一个主要设计约束.本文在设计多点控制协议MPCP模块中,采用插入门控时钟这一技术以降低芯片功耗.针对插入门控寄存器造成测试很难控制这个问题,采取在锁存器的前后加入控制点的方法,解决了由于插入门控时钟而对可测性造成的影响.最后,使用SMIC的0.25um CMOS工艺,并用Synopsys的power complier进行功耗优化,达到了很好的效果.     

多媒体车载终端电源系统的功耗管理设计

设计了一款稳定、高效的多媒体车载终端的电源系统。通过分析多媒体车载终端的功能模块供电系统,提出系统电源架构设计方案,实现了各个模块的电源分配与管理。针对车载终端的恶劣工作环境,设计相应的保护和抗干扰措施。对电源系统各个模块进行了器件选型和电路设计,并提出了系统功耗管理和省电流程实现方法。     

复杂设备分级管理系统的设计与实现

为解决油田复杂设备管理效率低下的问题,基于分级管理思想,结合HTML、MySQL数据库和PHP技术,设计并实现了设备分级管理系统,并通过分级赋权等功能,提高了设备管理效率,实现了管理资源优化,使分级管理系统具有良好的推广前景.     

基于嵌入式内核SOC IDDQ可测试设计方法

由于电路门数增大和晶体管亚阈值电流升高，导致电路的静态漏电流不断升高，深亚微米工艺SOC(系统芯片)IC在IDDQ测试的实现方面存在巨大挑战．虽然减小深亚微米工艺亚阈值漏电开发了许多方法，如衬底偏置和低温测试，但是没有解决因为SOC设计的规模增大引起漏电升高的问题．首先提出了SOC设计规模增大引起高漏电流的可测试性设计概念．然后制定了一系列适合于SOC的IDDQ可测试设计规则．最后提出了一种通过JTAG指令寄存器控制各个内核电源的SOC IDDQ可测试设计方法．     

一种应用于SoC的总线系统模拟验证方法

提出一种基于模拟仿真和覆盖率分析的方法．通过前期使用带约束的随机测试向量进行模拟仿真、在达到一定覆盖率后进行覆盖率分析、然后手工生成测试向量提高覆盖率的方法,对一款SoC芯片的总线系统进行验证,有效地减少了验证仿真所需时间,得到了预期的验证结果．     

SoC设计中的时钟低功耗技术

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。     

基于层次结构的元数据动态管理方法的研究

在大规模分布式存储系统中,元数据高性能服务和扩展性已成为一个重要的研究热点.在元数据服务器(metadata server,MDS)中,将元数据分解为目录对象和文件对象.目录对象为定位性元数据,提供文件所在位置和访问控制;文件对象为描述性元数据,描述文件的数据特性.每个MDS负责所有目录对象和自身的文件对象,同时,以目录对象ID和文件名为关键字的Hash值作为局部元数据查找表的索引,通过Bloom Filter算法将每个MDS的局部元数据查找表压缩成一个摘要,这样既可利用MDS中Cache,提高Cache的命中率,减少磁盘I/O次数,动态扩展MDS,又能够实现快速的元数据查找.     

总线协议检验器的设计

随着集成电路设计规模的不断增加,传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性,已经不能满足SOC验证的需求。验证重用方法学是解决这一问题的有效途径。在SOC的验证过程中,利用总线协议检验器对片上总线上发生的事务进行协议检验,并将检验结果以文本格式显示出来,从而可以帮助验证工程师有效地判断数据传输的正确性,达到验证单个模块和系统功能的目的。总线协议检验器比传统的总线监视器存在自动化程度较高等优点,增强了验证的自动化,减少了验证时间,提高了验证效率。文中提出了一种总线协议检验器的设计方法,并给出了具体的实现过程。     

片上网络:一种新兴的片上系统设计方法

本文主要探讨了片上网络目前的发展状况和趋势,对比其他网络总结了片上网络的优缺点,并着重分析了片上网络的拓扑结构、通信方式。