155Mbps速率级0.5μmCMOS限幅放大器

描述了用于SDH光纤通信STM-1速率级光接收机主放大器的155 Mbps限幅放大器.该电路采用CSMC0.5 μm CMOS工艺实现,供电电压为3.3 V,功耗为198 mW.核心电路包含6级级联的传统差分放大器,一个输出缓冲和一个直流失调补偿反馈环路.通过调整片外电阻Rset,小信号增益在44～74 dB范围内可调.芯片封装后测试得到的输入动态范围为54 dB(Rset=50Ω),单端输出摆幅为950 mV,在高达400 Mbps伪随机码输入时,所得眼图仍然令人满意.     

2.5Gb/s限幅放大器设计

文章采用TSMC 0．35μmSiGe工艺实现了数据率达到2．5Gh／s的光纤通道限幅放大器。限幅放大器信号通道利用多级放大方式，降低了输出信号上升／下降时间，减小了级间驱动能力不匹配对信号完整性的影响：通过负反馈环路消除了信号通道上的偏移电压，采用独特的迟滞技术，使检测电路的迟滞对外接电阻变化不敏感。仿真结果证明设计方法是有效的。     

SDH系统STM-16速率级CMOS限幅放大器

本文提出了用于 SDH系统 STM- 16速率级光接收机中主放大器的 CMOS限幅放大器的设计方法。此限幅放大器由输入缓冲、主放大单元、输出缓冲、偏置补偿电路四部分组成。当限幅放大器工作在2 .5 Gbit/ s时 ,输入动态范围为 49d B,5 0 Ω负载上的输出限幅在 80 0 m V,利用 3.3V电源供电 ,功耗约为 5 0 m W。     

2.5Gb/s 0.35μm CMOS光接收机前置放大器设计

采用0.35 μm CMOS工艺设计并实现了用于SDH系统STM-16(2.5 Gb/s)速率级光接收机前置放大器.此放大器采用+5 V电源电压,中频增益为73 dBΩ,3 dB带宽为2.2 GHz.核面积为0.15 mm×0.20 mm.     

5Gb/s 0.25μm CMOS限幅放大器

采用TSMC 0.25μm CMOS技术设计实现了高速低功耗光纤通信用限幅放大器.该放大器采用有源电感负载技术和放大器直接耦合技术以提高增益,拓展带宽,降低功耗并保持了良好的噪声性能.电路采用3.3V单电源供电,电路增益可达50dB,输入动态范围小于5mVpp,最高工作速率可达7Gb/s,均方根抖动小于0.03UI.此外核心电路功耗小于40mW,芯片面积仅为0.70mm×0.70mm.可满足2.5,3.125和5Gb/s三个速率级的光纤通信系统的要求.     

155Mbps速率级0.5μm CMOS限幅放大器

描述了用于SDH光纤通信STM-1速率级光接收机主放大器的155Mbps限幅放大器．该电路采用CSMC0.5μm CMOS工艺实现，供电电压为3．3V，功耗为198mW．核心电路包含6级级联的传统差分放大器，一个输出缓冲和一个直流失调补偿反馈环路．通过调整片外电阻Rset，小信号增益在44～74dB范围内可调．芯片封装后测试得到的输入动态范围为54dB（Rset=50Ω），单端输出摆幅为950mV，在高达400Mbps伪随机码输入时，所得眼图仍然令人满意。     

10Gb/s OEIC光接收机前端及3.125Gb/s限幅放大器

摘要：基于南京电子器件研究所Φ76mm GaAs pHEMT工艺,研制了10Gb/s OEIC光接收机前端,并首次采用耗尽型PHEMT设计并实现了限幅放大器。借助模拟软件ATLAS建立并优化了器件模型,组成形式为MSM光探测器和电流模跨阻放大器,探测器带宽超过10GHz,电容约3fF/μm,光敏面积50×50μm2,整个芯片面积1511μm×666μm。限幅放大器采用无源电感扩展带宽,并借助三维电磁仿真软件HFSS进行模拟仿真。限幅放大器芯片面积1950μm×1910μm,在3.125Gb/s传输速率下,分别输入10mVpp和500mVpp,可以得到500mVpp恒定输出摆幅。     

0.18μm CMOS 10Gb/s光接收机限幅放大器

利用TSMC 0.18μm CMOS工艺设计了应用于SDH系统STM-64(10 Gb/s)速率级光接收机中的限幅放大器.该放大器采用了改进的Cherry-Hooper结构以获得高的增益带宽积,从而保证限幅放大器在10Gb/s以及更高的速率上工作.测试结果表明,此限幅放大器在10Gb/s速率上,输入动态范围为42dB(3.2mV~500mV),50Ω负载上的输出限幅在250mV,小信号输入时的最高工作速率为12Gb/s.限幅放大器采用1.8 V电源供电,功耗110mW.芯片的面积为0.7mm×0.9mm.     

2.5Gb/s CMOS光接收机限幅放大器

采用SMIC 0.18μm CMOS工艺设计了光接收机限幅放大器.该放大器采用全差分结构,利用退化电容技术增加高频时放大器的等效跨导,并在Cherry-Hooper结构里引入有源电感反馈代替传统的电阻反馈来扩展带宽.Hspice仿真结果表明限幅放大器具有46dB的中频增益、3.2GHz带宽,当输入电压信号从3.6mVPP到1.7VPP变化时,50Ω负载线上的输出电压限幅在340mVPP,输出眼图稳定清晰.核心电路功耗20.431mW.     

10 Gbit/s CMOS高增益限幅放大器设计

利用UMC 0.13 μm CMOS工艺设计了10 Gbit/s CMOS高增益限幅放大器.本次设计采用五级改进的Cherry-Hooper结构来提高电路的带宽增益积,运用两级输出缓冲来减少信号的上升下降时间.后仿真结果表明,在1.2 V的供电电压下,电路的功耗为70.8 mW,获得了58.7 dB的增益和9 GHz的-3 dB带宽.输入动态范围为46 dB(6 mVpp～1 200 mVpp)时,输出幅度保持在600 mVpp,上升下降时间(10%～90%)为29 ps.芯片的核心面积仅为285.8 μm×148.9 μm,总面积为665.3 μm×515.3 μm.     

1.25 Gb/s低功耗CMOS光接收机限幅放大器

设计并实现了用于光纤用户网和千兆以太网光接收机的限幅放大器。电路采用有源电感负载来拓展带宽、稳定直流工作点 ,通过直接耦合技术来提高增益、降低功耗。测试结果表明 ,在从 5 m Vp- p到 5 0 0 m Vp- p,即40 d B的输入动态范围内 ,在 5 0 Ω负载上的单端输出电压摆幅稳定在 2 80 m Vp- p。在 5 V电源电压下 ,功耗仅为1 30 m W。电路可稳定工作在 1 5 5 Mb/s、62 2 Mb/s、1 .2 5 Gb/s三个速率上。     

1OGb/s SiGe光接收机限幅放大器

给出了一个利用IBM 0.5μm SiGe BiCMOS工艺实现的10Gb/s限幅放大器.在标准的3.3V电源电压,功耗为133.77mW.在31dB的输入动态范围内,可以保持980mVpp恒定输出摆幅.     

2.5 Gb/s SDH/SONET低阶支路处理器芯片设计

设计了2.5 6b/s SDH/SONET的低阶支路处理器芯片,单片实现STS-48/STM-16的低阶支路终结,包括低阶容器的通道监控,混合VT1.5/TU-11和VT2/TU-12容器的终结,V1/V2指针解释,虚级联数据的提取,开销字节的提取和处理,BIP-2检测,RDI/REI在发送方向的环回,VT/TU级的保护倒换等.采用TSMC 0.13 μm CMOS工艺流片成功,电路规模约12.6万门.满足光纤通信传输要求,并成功用于光纤通信设备.     

2.5Gb/Scmos光接收机跨阻前置放大器

给出了一种利用0.35μm CMOS工艺实现的2.5Gb/s跨阻前置放大器。此跨阻放大器的增益为59 dB*Ω,3dB带宽为2GHz,2GHz处的等效输入电流噪声为0.8×10-22 A2/Hz。在标准的5V电源电压下,功耗为250mW。PCML单端输出信号电压摆幅为200mVp-p。整个芯片面积为1.0mm×1.1mm。     

2.5Gb/s SDH/SONET指针处理器芯片实现

提出了一种2.5Gb/s同步光纤网络SDH/SONET中指针处理器芯片实现结构.指针处理器执行指针解释、通路开销性能监测功能,产生新的与系统时钟同步的STM/STS帧.指针解释模块对输入STM/STS通道的H1/H2指针进行解释,支持48通道的指针解释和每个通道的通路开销监测.采用4路总线流水线结构,77.76MHz的系统时钟,即可实时处理2.5Gb/s的SDH/SONET数据.采用TSMC 0.13μm工艺流片,技术指标符合ITU-T标准.     

2.5Gb/s SDH/SONET通路终结芯片设计

设计了一种2.5Gb/s同步光纤网络SDH/SONET中通路终结处理器芯片.采用双向4路总线流水线结构,77.76MHz的系统时钟,可实时处理2.5Gb/s的SDH/SONET数据,终结处理后输出TUG-3/VTG信号.包括通道告警、信号失效检测、性能监测和通道跟踪等.支持STS-48/STM-16、4路STS-12/STM-4和4路STS-3/STM-1的处理.