一种功率可调的X波段雷达收发组件的设计与实现

采用混合微波集成电路(Hybrid Microwave Integrated Circuit, HMIC)形式设计了一款X波段雷达收发组件。该收发组件分为频综器、功放及内定标源和接收链路三个模块,各模块间通过外接同轴电缆实现信号的互联。充分利用数控衰减器的功能,通过调节放大链路的衰减量,从而达到调节发射输出功率的目的。实物测试表明：在10.5 GHz～12 GHz频率范围内,该收发组件发射输出信号功率10 W、5 W、2 W、1 W四档可调,杂散抑制≥65 dBc,接收通道增益为27.5 dB,噪声系数≤4.8 dB。该组件具有输出信号功率可调、噪声系数小、杂散抑制大等特点,满足项目指标要求。     

毫米波倍频上变频功放组件

该组件是将输入信号 (1 5 GHz,1 0 d Bm)倍频至 3 0 GHz,与本振信号 (5 GHz,1 0 d Bm)上变频到 3 5 GHz,然后进行功率放大输出。其倍频部分采用 Ga As PHEMT有源倍频并进行放大 ,混频电路采用 Ga As二极管的双平衡混频 ,滤波放大后由 8mm波导输出。最终结果为输出频率为 3 5 GHz,输出功率为 1 7d Bm,谐波抑制度大于 40 d BC,偏离中心频率± 2 0 0 MHz带宽内 ,幅度不平坦度小于 1 .5 d B。整个组件尺寸仅为 60 mm×2 2 mm× 1 5 mm。     

一种高性能全双工S波段收发组件

设计了一款具有全双工模式的S频段收发组件。该组件具有高隔离度、低噪声系数、连续波功率输出的特点。根据系统要求,结合收发组件的射频信道原理,对收发支路进行设计,并根据要求对各器件进行针对性的选择。通过对加工组件样机进行验证,结果表明:发射通道输出功率大于1 W,接收通道增益大于50 dB,噪声系数小于2.1 dB,收发隔离度大于90 dB,模块尺寸小于50 mm×40 mm×12 mm。该S 波段收发组件在卫星通信、导航等领域的实际工程中具有较高的应用价值。     

基于肖特基二极管单片集成芯片的340GHz收发链路

针对太赫兹通信及成像等系统对高集成度射频收发链路的需求,在自主研制的太赫兹肖特基二极管的基础上,建立了器件的精确模型,设计并制备出基于二极管的倍频/混频单片集成芯片,解决了传统二极管装配难度大、一致性差的难题,提高了器件的性能。成功研制出170 GHz、340 GHz倍频器和340 GHz混频器模块,并且开发出集成化的340 GHz发射与接收链路。发射端一体化模块实现了342 GHz功率为22 mW的输出,接收端一体化模块实现了330～350 GHz单边带变频损耗在10 dB上下。该模块的开发为未来太赫兹通信及成像技术的应用奠定基础。     

一种Ka 波段多通道收发组件设计

基于混合微波集成电路技术(Hybrid Microwave Integrated Circuit, HMIC)设计了一款Ka 波段多通道 收发组件。该收发组件由四路接收链路、两路发射链路、衰减控制模块、锁相介质振荡器(Phase-locked Dielectric Resonator Oscillator, PLDRO)和电源模块组成。测试表明,该组件发射功率可达36 dBm,接收增益最大可达70 dB,接 收链路可以实现0~62 dB 的增益调控,发射链路可以实现0~31 dB 的增益调控,通道间隔离度可以达到80 dBc,实 现了大功率、高增益、大动态增益范围的技术要求,具有较高的工程应用价值。     

W波段集成化收发组件设计北大核心CSCD

基于混合微波集成电路技术(HMIC)设计了一种W波段小型化高频收发组件。该收发组件由固态发射机、环形器和接收机三部分组成。发射支路输入信号经过倍频放大后进入二选一开关,输出到天线自检口或经由环形器输出。为了实现高输出功率,该组件采用功率合成的设计思想,通过3 dB波导桥结构实现对两路功放的合成,解决了单个单片功率放大器的输出功率有限的问题。所设计的收发组件整体尺寸为125 mm×90 mm×26.5 mm。实测结果表明,在90~96 GHz工作频带范围内,遥测电压4.23 V。该收发组件的发射部分输出功率范围为33.6~35.4 dBm,开关隔离度大于110 dB;接收部分增益范围为30.2~33 dB,噪声系数小于6.5 dB。该组件具备良好的射频性能,同时实现了高集成度、大功率、高增益、高隔离度的要求。     

L波段捷变频收发前端设计仿真

针对应用于信息战的数据链而言,L波段收发前端是其关键部件之一.本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成.从接收链路、发射链路以及捷变频本振等方面进行分析,并给出仿真结果.该组件具有低噪声、高密度、捷变频等特点.     

双通道太赫兹成像雷达研究

介绍了一种具有双接收通道的太赫兹成像雷达,雷达工作频率为216 GHz,系统设计中,采用直接数字式频率合成器以及频率综合等方式,产生具有800 MHz 带宽的Ku 波段线性调频连续波信号,功分后分别与两个点频信号进行混频,产生36 GHz依400 MHz 的射频信号以及35. 95 GHz依400 MHz 的本振信号,分别驱动太赫兹发射机和接收机。本振信号功分两路,送入两个接收机,接收采用去斜接收体制,从而降低数据率。该雷达采用了6 倍频太赫兹发射模块,最终产生系统带宽为4. 8 GHz,从而获得3 cm 的距离分辨率。文中还重点研究了宽带系统标校,并开展了高分辨逆合成孔径成像实验,为后续太赫兹干涉合成孔径成像雷达研究奠定基础。     

Ku波段收发组件设计分析

该Ku波段收发组件包括发射双通道上变频和接收下变频两部分内容。双通道上变频模块包括本振、上变频器、滤波器、放大器、耦合器、隔离器、开关等。双通道上变频模块的发射通路具有耦合输出,可以接到接收通道耦合输入,用来形成发射通道与接收通道的自闭环,完成系统自检测试功能。下变频通道前端主要由低噪声放大器、耦合器、混频器以及中频滤波和放大器组成。     

开发GaAs MMIC用于数字式无绳电话

<正>据日本《Semiconductor World》1993年第8期报道,日本夏普公司开发了1.9GHz数字式无绳电话用的GaAs MMIC发射和接收组件。 发射用的MMIC,其芯片尺寸为1.9mm×1.9mm,工作电压为3V,功率附加效率B>40％; 接收用的MMIC,其芯片尺寸为1.0mm×1.0mm,功耗为3V,1.8mA,噪声/增益系数为3dB/14dB。 该组件可应用于数字式无绳电话和数字式蜂窝电话。     

基于混合集成的高增益光接收模块北大核心

针对光载无线通信(RoF)系统对高增益、小型化光接收模块(ROSA)的需求,基于混合集成技术,设计并制作了一种高增益的四通道ROSA器件,尺寸为20.0 mm×14.0 mm×5.9 mm。模块内集成了低噪声放大器(LNA)芯片以提高射频信号增益,建立了射频信号传输电路,并对器件特性进行了仿真分析。经测试,器件的射频信号增益达14 dB,-3 dB带宽为23 GHz,在1550 nm波长的入射光下,器件的响应度为0.81 A/W,相邻信道之间的射频信号串扰小于-40 dB。该模块对于减小RoF系统的体积和功耗具有重要意义。     

Ka波段一体化收发信机设计

Ka波段一体化收发信机是无线通信系统中的重要电路,它对整个系统的噪声系数,灵敏度等关键指标起决定性作用。文中对Ka波段一体化收发信机的工作原理进行了阐述,同时给出了整机功能实现框图,分析了接收通道单元、本振单元、发射通道单元和电源控制单元共4个单元的设计方案,并给出了仿真结果与测试结果。试验结果表明,Ka波段一体化收发信机接收机噪声系数≤2.2 dB、增益≥60 dB、输入输出驻波、相位噪声杂散、镜像抑制等指标均满足技术要求。发射机1 dB压缩点功率≥30 dBm,增益≥50 dB,三阶交调,杂波抑制等均满足实用技术要求,并根据测试结果对Ka波段一体化收发信机的部分技术指标提出了进一步优化的方案。     

A low-power monolithic CMOS transceiver for 802.11b wireless LANs

A single-chip low-power transceiver IC operating in the 2.4 GHz ISM band is presented. Designed in 0.18 μm CMOS, the transceiver system employs direct-conversion architecture for both the receiver and transmitter to realize a fully integrated wireless LAN product. A sigma-delta (∑△) fractional-N frequency synthesizer provides on-chip quadrature local oscillator frequency. Measurement results show that the receiver achieves a maximum gain of 81 dB and a noise figure of 8.2 dB, the transmitter has maximum output power of-3.4 dBm and RMS EVM of 6.8%. Power dissipation of the transceiver is 74 mW in the receiving mode and 81 mW in the transmitting mode under a supply voltage of 1.8 V, including 30 mW consumed by the frequency synthesizer. The total chip area with pads is 2.7×4.2 mm2.     

A Low-Power Fullband 802.11a/b/g WLAN Transceiver With On-Chip PA

A low-power fullband 802.11a/b/g WLAN transceiver in 0.15-mum CMOS technology is described. The zero-IF transceiver achieves a receiver noise figure of 4.4/4 dB for the 2.4-GHz/5-GHz bands, respectively. The corresponding sensitivity at 54-Mb/s operation is -72 dBm for 802.11g and -74 dBm for 802.11a using actual PER measurement. An on-chip PA delivers 20 dBm output P1-dB. A new I/Q compensation scheme is implemented in local oscillator (LO) and an image rejection of better than 52 dB is observed. The transmitter delivers 10/1.5 dBm (2.4-/5-GHz) EVM-compliant output power for a 64-QAM OFDM signal at 54-Mb/s. The power consumption is 117/135 mW (1.8-V) in the receive mode and 570/233.1 mW in the transmit mode for 2.4/5 GHz, respectively. The low power consumption, high integration and robustness (-40 to 140degC) make this transceiver suitable for portable applications     

一种 C 频段高集成多功能综合母板设计

介绍了一种 64 通道的 C 频段高集成多功能综合母板的设计方案和关键技术,该综合母板应用于有源相控阵雷达天线阵面前端模拟子阵。 利用多层印制板压合技术,在天线口径内将电源模块、波控模块和片式 T / R 组件集成在子阵综合母板上。 对各功能网络性能进行了仿真设计、电磁兼容性设计等,最终完成了综合母板设计。 所介绍的 64 通道 C 频段综合母板尺寸为 228 mm×308 mm×4. 8 mm,实测无源射频网络通道幅相一致性优于±0. 1 dB、±1°,有源接收链路通道幅相一致性优于±1. 4 dB、±5°。 该综合母板通过积木化拼接可实现雷达阵面规模二维扩展,适用于多种布局方案,避免了低效重复设计。     

Single-Chip W-band SiGe HBT Transceivers and Receivers for Doppler Radar and Millimeter-Wave Imaging

This paper presents the first single-chip direct-conversion 77-85 GHz transceiver fabricated in SiGe HBT technology, intended for Doppler radar and millimeter-wave imaging, particularly within the automotive radar band of 77-81 GHz. A 1.3 mm times 0.9 mm 86-96 GHz receiver is also presented. The transceiver, fabricated in a 130 nm SiGe HBT technology with f_T/f_MAX of 230/300 GHz, consumes 780 mW, and occupies 1.3 mm times 0.9 mm of die area. Furthermore, it achieves 40 dB conversion gain in the receiver at 82 GHz, a 3 dB bandwidth extending from 77 to 85 GHz at 25degC, and covering the entire 77-81 GHz band up to 100degC, record 3.85 dB DSB noise figure measured at 82 GHz LO and 1 GHz IF, and an IP_1dB of -35 dBm. The transmitter provides + 11.5 dBm of saturated output power at 77 GHz, and a divide64 static frequency divider is included on-die. Successful detection of a Doppler shift of 30 Hz at a range of 6 m is shown. The 86-96 GHz receiver achieves 31 dB conversion gain, a 3 dB bandwidth of 10 GHz, and 5.2 dB DSB noise figure at 96 GHz LO and 1 GHz IF, and -99 dBc/Hz phase noise at 1 MHz offset. System-level layout and integration techniques that address the challenges of low-voltage transceiver implementation are also discussed.     

W频段机场异物探测雷达收发前端

主要介绍了一种用于机场异物探测雷达的W频段调频连续波（FMCW）收发前端的研究工作。基于波导T形接头的等效计算公式,对W频段波导合成电路进行了集中参数的电路建模,通过优化设计波导合成电路的参数,提高了波导合成电路的容差特性,解决了W频段波导功率合成电路加工精度要求高的问题,实现了W频段4路功率合成;采用低损耗的石英基材设计开发了微带薄膜滤波器技术,实现了W频段FMCW雷达接收前端的一体化集成设计;通过对低噪声放大器芯片键和金丝的匹配设计,实现了W频段收发前端的低噪声接收。最终实现的W频段FMCW收发前端的发射功率优于360 mW,接收机噪声系数优于5 dB。研制的收发前端为W频段FMCW雷达提供了一种有效的射频前端的解决方案。     

W频段机场异物探测雷达收发前端

主要介绍了一种用于机场异物探测雷达的W频段调频连续波( FMCW)收发前端的研究工作。基于波导T形接头的等效计算公式,对W频段波导合成电路进行了集中参数的电路建模,通过优化设计波导合成电路的参数,提高了波导合成电路的容差特性,解决了W频段波导功率合成电路加工精度要求高的问题,实现了W频段4路功率合成;采用低损耗的石英基材设计开发了微带薄膜滤波器技术,实现了W频段FMCW雷达接收前端的一体化集成设计;通过对低噪声放大器芯片键和金丝的匹配设计,实现了W频段收发前端的低噪声接收。最终实现的W频段FMCW收发前端的发射功率优于360 mW,接收机噪声系数优于5 dB。研制的收发前端为W频段FMCW雷达提供了一种有效的射频前端的解决方案。     

A Low Power Fully CMOS Integrated RF Transceiver IC for Wireless Sensor Networks

A fully CMOS integrated RF transceiver for ubiquitous sensor networks in sub-gigahertz industrial, scientific, and medical (ISM)-band applications is implemented and measured. The integrated circuit is fabricated in 0.18-mum CMOS technology and packaged in leadless plastic chip carrier (LPCC) package. The fully monolithic transceiver consists of a receiver, a transmitter, and an RF synthesizer with on-chip voltage-controlled oscillator. The chip fully complies with the IEEE 802.15.4 wireless personal area network in sub-gigahertz mode. The cascaded noise figure of the overall receiver is 9.5 dB and the overall transmitter achieves less than 6.3% error vector magnitude for 40 kb/s mode. The chip uses 1.8-V power supply and the power consumption is 25 mW for reception mode and 29 mW for transmission mode