基于TMS系列DSP实现LFM信号的实时脉冲压缩

研究了以定点通用型DSP芯片TMS320VC5509为硬件核心的LFM信号实时脉冲压缩技术。在CCS 3.3软件开发平台上实现,采用C语言编程,结合Matlab仿真得到LFM信号和匹配滤波器的系数,在时域实现脉冲压缩算法。为有效抑制副瓣的影响,采用海明窗加权函数对滤波器进行调制。采用单位阶数耗时衡量滤波算法,通过增加滤波模块接口的方法对数据存储更新方式进行优化,并结合FIR滤波器的特性简化了卷积算法。测试表明,系统工作稳定,处理精度和实时性均达到了较高标准,可以满足工程应用的要求。     

LFM脉冲压缩的FPGA时域实现

为解决频域法实现线性调频(LFM)脉冲压缩时硬件开销较大的问题,采用时域法实现。针对间距为20m的两目标LFM信号,设计了一款64阶分布式FIR时域匹配滤波器;采用全流水线并行处理结构实现,并利用FPGA的ROM宏模块构建查找表代替乘法运算,既提高了运算速度又减小了硬件开销。基于FPGA器件EP2C35F672C8完成了LFM信号时域脉冲压缩的逻辑设计与集成。仿真结果显示,系统占用2268个逻辑单元、1573个寄存器、27K字节存储器资源。     

基于DSP—TMS320C62X实现的实时脉冲压缩

首先简述了脉冲压缩技术的原理,而后提出用TMS320C62x实现实时脉冲压缩的方法,并给出了相应的硬件框图、软件流程图以及实验结果的波形图。实践表明,该方法具有的快速稳定、结构简单、性能价格比较高等特点。     

探地雷达信号的脉冲压缩

基于探地雷达信号和图象的特点，提出了两种有效脉冲压缩算法。第一种方法经过学习，得出最佳权系数，从而对任意反射信号进行压缩。第二种方法无需已知发射波形，具有较好的实际效果。     

基于DSP的实时语音压缩

DSP(数字信号处理器)具有强大的数字信号处理能力,在其应用系统中,大多由ADC和DAC通道来完成对模拟信号的数字化处理。本文介绍了一种集成ADC和DAC于一体的TLC320AD50C模拟接口电路与TMS320VC5416定点DSP接口电路的硬件设计方法,并结合一个具体的软件实例说明主从模式下软件的实现方法。     

基于DSP的实时语音压缩

DSP（数字信号处理器）具有强大的数字信号处理能力，在其应用系统中，大多由ADC和DAC通道来完成对模拟信号的数字化处理。本文介绍了一种集成ADC和DAC于一体的TLC320AD50C模拟接口电路与TMS320VC5416定点DSP接口电路的硬件设计方法,并结合一个具体的软件实例说明主从模式下软件的实现方法。     

双蝶形高速脉冲压缩的FPGA实现

在对脉冲压缩原理分析的基础上提出了适应于FPGA实现的结构,采用了数据全并行基4双蝶形单元计算结构,极大地提高了蝶形运算的并行度,从而提高了脉冲压缩的速度.设计了合理的数据流程,以较小代价实现了和差两路数据的脉冲压缩.根据二相码的特点采用了奇偶点分开并行脉冲压缩方法保证了脉压的效果和速度.在系统时钟100 MHz时,完成4 K点的脉冲压缩只需67 μs.     

脉冲压缩多普勒雷达信号处理系统仿真

通过Matlab软件,在数字信号处理理论的基础上对二相编码的脉冲压缩多普勒雷达信号处理系统进行了分析,并研制出相应的仿真模型,对该系统中出现的杂波、噪音、雷达信号及信号动态处理等内容进行了模拟。本研究将某一雷达系统作为参考,建立仿真系统,结果发现基于Matlab软件的信号处理系统具有明显的优势,取得了较好的仿真效果。     

基于脉冲噪声检测与信号压缩的滤波算法

针对传统滤波算法细节保护能力不强的缺点,提出一种基于脉冲噪声检测与信号压缩的滤波算法。在噪声检测阶段排序检测窗口内的像素点,判定极值附近灰度值落在一定范围内的点为噪声点,并生成噪声模版;在噪声滤除阶段提取滤波窗口内信息点并压缩,进一步排除误检。根据不同噪声密度进行不同滤波,并循环迭代直至整个图像中的所有脉冲噪声点被滤除。实验结果表明,该算法具有较好的噪声滤除和细节保护能力,尤其是在高强度噪声条件下效果更明显。     

雷达实时仿真中的脉冲压缩技术研究

在雷达实时仿真系统中,通过匹配滤波法,利用FPGA硬件实现了数字脉冲压缩功能模块。根据仿真系统通用性要求,定义了标准的模块接口界面;依据频域FFT法,设计了流水式并行结构,满足信号的实时输入输出与高速处理,并给出了共享FFT引擎结构,节省近一半资源。为了进一步减少理论误差,引入分段卷积思想,具体设计了重叠相加法电路。实验结果表明,多种方案完成了预期压缩功能,数据吞吐率达到每秒数十兆,处理时间仅约10μs。     

LFM信号限幅失真对侧扫声纳声图的影响

本文分情况讨论了LFM信号限幅失真对脉冲压缩及侧扫声图的影响并进行了湖试验证。结果表明:限幅失真对于脉压波形的主瓣几乎没有影响,即不会影响到声图的分辨率,但是会使脉压波形的幅度产生失真。当限幅程度较大时,由于信号的叠加会进一步恶化脉压波形,使脉压信号的幅度明显降低,甚至产生假目标,信号的动态变化范围被严重压缩;即使当单个信号不限幅时,而由于多目标回波相互叠加也可能会引起信号限幅,此时也可能对处理结果造成较为严重的失真,使信号动态范围被压缩。     

线性调频信号数字脉冲压缩的优化设计

在雷达探测系统优化问题的研究中,线性调频(LFM)信号广泛应用于雷达探测系统,数字脉冲压缩是数字雷达接收机中的关键技术,脉压精度直接影响整个系统的性能.为了提高脉冲压缩的精度,提出了数字脉冲压缩的优化设计方案,首先研究了频域匹配滤波器对脉压输出序列中目标位置和弃置区的影响,然后实现了基于FPGA的高性能单精度浮点脉压处理器.仿真结果表明,频域匹配滤波器的设计至关重要,浮点脉压处理器实时性好,通用性强,信号精度高.改进方案可以灵活设置参数,具有很好的工程适应性.     

编码信号的脉冲压缩技术及实现

为了提高伪码调相战场侦察雷达捕获目标的效率,对某新型战场侦察雷达,研究了其脉冲压缩技术;分析了工程上常用的两种时域脉冲压缩实现方法,针对该新型雷达,建立了相应的卷积器模型,对不同长度的调相码,设计了对应的系统结构并给出了改进方案,最后通过采用QuartusⅡ与MATLAB软件对脉冲压缩过程进行联合仿真分析,验证了脉冲压缩结果的正确性.     

脉冲压缩技术在全固态天气雷达中的实现

为了使固态天气雷达同时具有较强的探测威力和较高的距离分辨力,需引入脉冲压缩技术。介绍了线性调频信号的脉冲压缩技术,结合理论仿真结果,选用合适的加权网络并在全固态天气雷达中进行了工程实现。最后利用探测的天气回波强度信息对脉冲压缩技术的理论进行仿真验证,得到了与理论研究一致的结论。     

基于FPGA的高速数字脉冲压缩

研究一种基于现场可编程门阵列实现的高速脉冲压缩处理的硬件结构。设计通用的蝶形处理单元,使其在脉冲压缩处理的3个阶段都能使用,实现了硬件的共享,提高了硬件资源的利用效率。通过可使用原位运算的并行存储器结构,使得每个时钟周期均可完成一次蝶形运算,极大地提高了处理速度。采用块浮点处理单元,兼顾定点的高速率和浮点的高精度。经过实践验证,时钟在100 MHz时完成4 096点的脉冲压缩的时间为140 μs。     

基于TMS320C6701 DSP的线性调频信号的数字脉冲压缩

线性调频信号可以获得较大的压缩比,有着良好的距离分辨率和径向速度分辨率,是目前雷达信号采用的主要形式。详述了如何利用TI公司的TMS320C6701DSP实现线性调频信号的频域数字脉冲压缩,给出了系统的实现框图和脉压结果。     

声纳实时信号处理机的ADSP21020实现

用ＡＤＳＰ２１０２０ 浮点数字信号处理器实现声纳数字信号处理机,使传统的声纳数字信号处理机大为简化,仅用３ 片ＡＤＳＰ２１０２ 芯片,再配上外围电路,即可实现对４８ 波束、３２ｋＨｚ 采样速率的输入信号进行处理,并输出至后置分机或显示控制台。研究结果表明,ＡＤＳＰ２１０ＸＸ系列ＤＳＰ芯片特别适合于多路数字信号处理。     

基于DSP的生物医学信号高速实时数据采集系统

介绍了一种生物信号的高速实时数据采集与处理系统.该系统利用DSP的高性能数据处理能力,使得从微弱信号中提取生物信号并保证较高的精度成为可能,并利用其USB2.0高速接口,实现了与PC之间即插即用和高速、可靠的通信.     

基于DDS技术的LFM信号产生与FPGA实现

分析了线性调频（LFM）信号的时频特性,分析了基于直接数字频率合成器（DDS）技术的信号产生原理,在此基础上,选择ALTERA公司的Cyclone II系列的FPGA芯片EP2C70F896C6FPGA,采用 ROM 查找表技术,基于QUARTUSII系统提供的 PLL 锁相环IP核设计系统时钟,设计产生带宽B=10MHz,时宽 的LFM信号。通过调用Modelsim仿真工具进行RTL仿真验证,FPGA电路仿真的结果与MATLAB仿真结果相符。     

串脉冲超声导波断轨检测技术研究

针对传统的钢轨断轨检测效率低、无法进行实时检测的不足,对串脉冲超声导波断轨检测方法进行了研究.首先为了增强发射能量,同时达到脉冲叠加的目的,研发了脉冲个数、脉宽、间隔均可调的高压串脉冲超声导波发射系统;为了保证接收信号的信噪比和空间精度,用匹配滤波的方法对接收信号进行脉冲压缩.采用研制的串脉冲超声导波断轨检测系统,选用SH导波换能器在钢轨上进行了检测实验.结果表明,检测系统性能稳定,经过串脉冲叠加,使接收信号的幅值约为单脉冲接收信号的3倍,经过匹配滤波后,信噪比得到明显提升.该方法的换能器置于轨腰,能够对钢轨实现在线监测.