亚微米集成电路的ESD保护设计

介绍了一种带ESD瞬态检测的VDD-VSS之间的电压箝位结构,归纳了在设计全芯片ESD保护结构时需要注意的关键点;提出了一种亚微米集成电路全芯片ESD保护的设计方案,从实例中验证了亚微米集成电路的全芯片ESD保护设计.     

一种应用于深亚微米CMOS工艺的ESD保护电路

本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。     

深亚微米大容量PROM芯片ESD保护技术

从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。     

深亚微米工艺ESD电路设计参数研究

通过器件级仿真来评估ESD保护器件的鲁棒性的方法,对ESD电路的关键设计参数进行了研究.通过器件仿真软件MEDICI对栅极到源极接触孔的距离,栅极到漏极接触孔的距离以及栅极的宽度和长度对ESD性能的影响进行了研究,并分析了它们的失效机理.从而得出经验公式,可以在流片前估算出器件的ESD失效电压.通过在设计阶段预测器件的ESD性能可以缩短设计周期,节约成本.     

深亚微米混合信号全芯片ESD电路设计

随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战.从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计.设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护.这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的.设计采用TSMC 0.18 μm工艺,测试结果验证了该设计的有效性.     

液晶屏幕抗静电分析与对策

液晶屏幕越来越多地应用在信息技术设备当中,但是液晶屏幕防静电技术却一直困扰着很多工程师.通过分析液晶屏幕显示原理,结合静电场理论,分析静电放电(ESD)对液晶屏幕的影响,并提供整改实例,简要介绍此类问题的处理方法.     

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段，电路的静电(ESD)保护能力受到了更大的限制。因此，需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路，以LVTSCR结构为基础，结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应，提高了ESD保护电路的可靠性，实现了全芯片保护。     

亚微米BiCMOS电路纵向NPN管的ESD保护研究

文章以0.6μmN外延BiCMOS工艺为基础,研究了纵向NPN管的ESD保护行为,并对不同版图结构的纵向NPN管进行了ESD行为研究。实验表明,由于基区的内在电阻不一样,在该工艺条件下,CEB、CEBE结构比CBE、CBEB结构SNAPBACK效应明显,机器模式下ESD保护能力强。此外,还研究了兼容低压Vz工艺,单级保护NMOS输出管的纵向NPN器件的ESD行为,流片显示采用EB结齐纳击穿的纵向NPN能有效单级保护CMOS的输出级。     

ESD应力下深亚微米GGNMOS二次击穿物理级建模仿真

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2(GGNMOS的失效阈值),进而模拟出GGNMOS全工作区域的VD-ID曲线。对两种不同的GGNMOS样品进行模拟仿真,将得到的结果与TLP(传输线脉冲)实验测试的结果相比较,证实了模型的可行性。利用该物理级模型,可快速评估GGNMOS的工艺、版图参数以及脉冲应力宽度对ESD鲁棒性的影响。     

亚微米CMOS工艺中GG-NMOS结构ESD保护电路改进设计

针对采用GG-NMOS结构ESD保护电路的IC芯片在实际应用中出现ESD失效现象,在不额外增加版图面积的情况下通过引入栅耦合技术对现有的ESD保护结构进行改进,并达到了预期效果.实验结果显示其性能达到了人体放电模式的2级标准(HBM:3000V),机器模式3级标准(MM:400V).     

Acceleration-Performance Optimization for Motors With Large Air Gaps

This paper presents an optimization-procedure yielding for minimal acceleration times for different speed ranges using the example of a magnetically levitated slice motor with a large air gap. The optimization is based on a set of analytical equations together with selected 3-D finite element method simulations with the aim to optimize both the stator geometry and the number of drive turns. It is shown that the use of 3-D instead of 2-D simulation tools is obligatory for motors with large air gaps for achieving sufficient simulation accuracy. The relevant equations for the optimization are derived, and the accuracy of the proposed method is verified by measurements on a prototype system.     

Trimming of Microstrip Circuits Utilizing Microcantilever Air Gaps (Correspondence)

A reliable method of tuning and microwave integrated circuit (MIC) line connection which has potential up to X band has been demonstrated. The method utilizes integrable fabricated microcantilever air gaps which are cold-deformed in situ to accomplish trimming. The advantages of this concept are 1) high open-circuit impedance, 2) low short-circuit insertion loss, 3) high trim resolution, 4) low line perturbation, 5) high mechanical stability, and 6) in situ fabrication with the rest of MIC circuitry.     

中型双放电气隙臭氧发生器负载特性探究

分析CF-G-3-600G型双气隙放电臭氧发生器逆变电路的工作原理,研究了双放电气隙臭氧发生管的负载特性及其对逆变电路的要求,得出了采用PWM控制技术和IGBT功率元件的高频高压全桥逆变电路的设计特点。     

Susceptibility Scanning as a Failure Analysis Tool for System-Level Electrostatic Discharge (ESD) Problems

Susceptibility scanning is an increasingly adopted method for root cause analysis of system-level immunity sensitivities. It allows localizing affected nets and integrated circuits (ICs). Further, it can be used to compare the immunity of functionally identical or similar ICs or circuit boards. This paper explains the methodology as applied to electrostatic discharge and provides examples of scan maps and signals probed during immunity scanning. Limitations of present immunity analysis methods are discussed.     

空气ESD辐射电磁场和放电间隙区分布研究

在固定放电空气间隙条件,利用电流靶和半圆环天线对空气静电放电(ESD)的辐射电磁场进行了探测和记录,根据空气ESD辐射电磁场的特征研究了空气ESD的放电特性和放电间隙区分布规律。提出了空气ESD存在"增长间隙区"、"跌落间隙区"、"平坦间隙区"和"零放电间隙区"4个放电间隙区,放电间隙区的分布主要与放电电压的大小相关,且在高电压时各放电间隙区分布更明显;一定电极接近速度下的空气ESD与一定放电间隙区的空气ESD相对应。     

亚微米自对准工艺

介绍了一种新的亚微米发射极窗口刻蚀工艺。利用ＲＩＥ技术和边墙隔离技术,无须对位光刻,使发射极窗口精确地位于发射区中央。该工艺简单,具有良好的可操作性和重复性。     

基于DBD的双放电气隙臭氧发生器串联谐振特性研究

根据臭氧发生技术的现状和发展趋势,对介质阻挡放电技术进行了介绍。研究了工业型臭氧发生器等效电感及负载大小对电晕功率和其他电性能参数的影响,从而优化结构参数和工作条件。在CF-G-3-1K型臭氧发生器上进行了实验研究。研究分析表明,设计1.5 kg/h的臭氧发生器,相应的最佳参数为电压峰值为20 kV,电源频率为1 227 Hz,等效电感为0.9 mH。     

Submicron patterning of surfaces

A new process for providing submicron patterning of surfaces is presented. This processing technique, which the authors call the Iso-E process, is capable of producing submicron openings to the surface of materials using conventional photolithographic techniques and processing common to the semiconductor industry. This process can be used equally well with X-ray or electron-beam lithography to provide minimum geometry openings at minimum geometry spacings.