193nm波长的光刻和光学制造

光刻集成电路生产过程所用的照明波长推动着形状尺寸的变化，即波长越短，可使成像特征越小。为制作下一代计算机用的集成电路片，光刻系统也、须更深地向短波长、高能紫外光谱区移动。在该波长区，光学系统的设计和制作变得更困难。这种需要要求有更严格的系统设计法，必须仔细平衡吸收、散射、严密制造公差和运用寿命的关系。最小特征尺寸为0．18μm的一代集成电路片将用光到方法生产，也许是使用193nm波长的激光照明和用反射折射物镜，后者既包括反射元件，也包括折射元件。为支持这个波段的光致抗蚀剂显影，纽约州特洛帕尔公司的工程师…     

基于环形谐振腔的双波长半导体激光器的研制

由于半导体环形激光器器件尺寸不再受解理面的限制,结构简单紧凑,容易集成,近年来成为集成光源领域的研究热点之一。采用MOCVD系统外延生长InAlGaAs多量子阱激光器材料,利用BCl3,Cl2和Ar刻蚀气体的ICP干法刻蚀技术和PECVD介质钝化工艺,研制了基于环形谐振腔的双波长半导体激光器样品,实现了激光光源的单片集成。该激光器由两个半径分别为200和205μm的环形谐振腔和一条脊宽为3.4μm的直波导耦合构成,两者之间的耦合间距为1.0μm,当两个环形激光器的注入电流分别为50.12和50.22 mA时,对应的激射波长为1 543.12和1 545.64 nm。改变激光器的注入电流,可调节峰值波长与波长间隔。     

4Gbit DRAM用的ArF准分子激光曝光技术

据日本《电子技术》1996年第8期报道，日本富士通公司为了1GbitDRAM的规模生产需要，开发了ArF准分子激光曝光技术，成功地形成了用于4GbitDRAM的0．13μm尺寸的图形。ArF准分子激光（波长193nm）因比原i线光学光刻（波长365nm）的波长短，所以必须同时开发新的光刻材料。该公司开发了环氧树脂类的单层胶（2MAdMA—MLMA）和超高分辨率技术。并结合移相掩模技术实现了最小线宽为0．12μm的图形。采用该技术适用于4GbitDRAM0．13μm尺寸的存储单元，单元尺寸为0．59μ×0．34μm，单元面积为0．20μm2。4Gbit DRAM用的ArF准分子…     

软X射线投影光刻用反射式光学系统的设计

1 第一代系统设计的目标和限制各种类型的光学设计系统中具有很大像场的系统对用于第一代投影光刻是很有用的。为了获得未来半导体器件制造要求的高密集度的电路集成。光学系统的分辨率要达到0.1μm。工作波长选定为131nm,因为在这个波长范围内业已证实能镀出高反射率(约60％)的M_0/Si多层膜。对于在13nm波长处能分辨0.1μm的光学系统,要求最小数值孔径(NA)为0.08。对于圆形通光口径     

超精密软X射线光学系统的开发和应用

极紫外线缩小光刻它在原理方面与紫外线缩小曝光一样,在软X射线领域用高反射率的多层膜代替透镜,掩模用4～5倍的缩小刻线掩模,因为使用了厚Si基片形成多层膜,因此用同步辐射(SR)光源可以忽略热应力等影响,而且确保高精度图形,在缩小光学系统中探讨由2～4片非球面构成的光学系统。在NA0.1光学系统中曝光波长13nm,分辨率0.025μm。这时的景深分别为1.2μm,0.4μm,实际上正入射波长5nm,反射率为3％以下,难以形成高效率的光学系统,如果用正入射可以达到40％以上的反射率,曝光波长以8nm作为下限,则利用NA0.2光学系统能达到0.02μm的分辨率。     

ITRS 2001与芯片特征尺寸的缩小

2001《国际半导体技术指南(ITRS)》规划出半导体技术未来15年内的发展。它主要强调芯片特征尺寸的进一步缩小,2001年0.13μm,2004年90nm,2007年70nm,2010年50nm,2013年30nm,2016年22nm。阻碍芯片特征尺寸缩小的关键是光学光刻技术,为此,世界各强国加速开发下一代光学光刻技术,如157nm光学光刻、电子束光刻(EBL)和极紫外线(EUVL)光刻等。展望了缩小芯片特征尺寸的前景和存在的问题。     

用MoSi薄膜制作高性能VLSI光掩模

<正> 1 引言在目前的VLSI生产中,图形的复印手段仍是以紫外(UV)光刻系统为主。随着准分子步进光刻的研制成功,可使光学光刻的分辨率达到0.5μm以下,因此,VLSI的器件特征尺寸可再缩小,集成密度可进一步提高。与此同     

文摘

日本东京日立有限公司的中心研究实验室正在研究1—G bit动态随机存取存储器线路的光刻技术.超大规模集成线路制造技术的发展取决于光刻技术的发展.光刻技术面临的障碍是曝光波长的限制.为了克服这一障碍不仅要采用较短波长的光源曝光,而且要采用超高分辨率光学系统.本文主要评论超大规模集成线路制造技术中研究课题的进展.日本和美国在此领域的差距和不同的发展途径.     

简讯

五个波长分布反馈激光器阵列日本东芝公司已研制成一种波长调制的发射机,由世界上第一个集成型半导体激光器组成。这种激光器由五个半导体激光元件集成在单片上而构成,波长多路调制器把五条不同波长的光束会聚在一起。因此,发射机能通过一条光纤同时发送五个不同波长的红外信号。这种集成型半导体激光器用作为多路传输系统的光源,采用分布反馈结构,由GaInAs/P材料制成,发射波长稳定在1.3μm内。用激光器表面上的衍射光栅作     

不同波长的光源对疵病散射率的影响研究

基于积分散射检测的原理设计了一种多波长疵病检测系统,选用了635 nm、525 nm及405 nm三种光源,以光电倍增管作为光电探测器,待测样品是两个刻有标准尺寸疵病的高透石英玻璃片,其中一个的宽度和深度均为20μm,另一个均为25μm,光源的功率分别为50 mW、80 mW。实验结果表明,405 nm所对应的散射率数值明显最高,即405 nm的光源疵病检测能力更强。该研究对于小尺寸疵病的检测及获取疵病的深度信息,具有很好的借鉴意义。     

共聚[甲基丙烯酸甲酯-甲基丙烯酸(3-肟基-2-丁酮)酯-甲基丙烯腈]:一种远紫外光致抗蚀剂

<正> 现在,光刻技术已广泛应用于集成电路的制备工艺中。常规的投影装置使用波长为350～450nm的光源,由于衍射的限制,其分辨率只能达到大约2μm。可是,集成电路向着复杂化和小型化方向发展,要求使用更小的器件。实现该目标的一个引入注目的方     

集成电路制造技术展望

简要论述了集成电路的发展和特大规模集成电路中部份硅生产工艺技术近几年的发展趋势。特大规模集成电路仍然朝着较大直径的硅单片和较小的特征尺寸方向发展。当特大规模集成电路特征尺寸在0.1μm以下时，角度限制散射投影电子束光刻和极紫外线光刻以及离子投影光刻等光刻技术是较佳侯选者。离子注入掺杂技术将向高能量与低量离子注入领域发展。淀积可靠耐用的TiN薄膜阻挡层是下一步溅射工艺的发展目标。集成电路的生产将向自动化方向发展。     

Ⅰ线光刻的进展

I线波长为365μm。I线光刻具有分辨率高、焦深比g线深、光刻简单和价廉物美等许多优点。0.45的数值孔径透镜和专门设计的光刻胶系统的应用,使I线光刻实现了0.5μm特征尺寸的亚微米光刻,而且曝光量比g线获得的曝光量高得多。     

光刻：今天的功绩,明天的挑战

当前,光刻工业所面临的三个重要挑战为:极限尺寸控制、重影及费用。对于分辨率0.5μm代产品,这些挑战就已存在,当极限尺寸缩小时,挑战也变得更加严峻。挑战之一:极限尺寸当前,服役中的光刻设备的基础部分是分辨能力为0.4～0.5μm的Ⅰ—线步进器。利用焦深超过1μm的光学系统及±15％曝光范围的高性能抗蚀剂,该分辨率是可以达到的。在发展过程中由于采用DUV光刻技术,不需要诸如相移掩模及离轴照明,0.25μm大小线度得到了证实。另外,采用较短波长(193nm)进行曝光,0.12μm分辨率得到了证实。     

X射线光刻技术的现状和发展

根据日本电气和日立公司的1GbitDRAM的报告文章,Gbit时代已开始了.另外,有关光刻0.1μm的MOS器件的报告也相继出现,尺寸0.1μm以下的超大规模集成电路的批量生产大有可能.根据美国半导体工业协会发表的1995—2010年规则,预测2001年设计尺寸为0.18μm的1Gbit集成电路2007年开始批量生产尺寸0.1μm的1Gbit的集成电路.为了实现该目标非常重要的是微细加工技术,尤其是批量生产的蚀刻技术是关键.按现有技术的连续性来看,希望继续发展光刻技术的研究,其目标是0.18μm的ArF准分子激光(波长193nm)的蚀刻技术的发展.再者,若考虑     

小型激光直写光刻系统

针对早期研制的激光直写装置存在的刻写速度慢、功能不够完善的缺点,重新设计并搭建了一套小型激光直写光刻系统。该系统采用波长405nm可高速模拟调制的单横模半导体激光器作为刻写光源,结构更为简单紧凑;采用正弦振荡模式控制纳米平台运动,大幅度提高了刻写速度;增加了刻写光源功率校正功能、基于互补金属氧化物半导体(CMOS)相机的样品观察功能、蓝光共聚焦成像功能以及刻录光源功率衰减以实现一般光刻胶刻写的功能。通过记忆调焦数据,刻写蓝光、辅助聚焦红光以及样品观察绿光三束光分时工作,互不干扰。实验表明,该光刻系统可在光敏薄膜材料上进行打点、刻画矢量和标量图形等多种操作,刻写范围200μm×200μm,最少用时100s,刻写分辨率在250nm以内。     

短讯与其它

光刻技术的不断发展使大批量生产特征尺寸小至0.18μm半导体晶片成为可能。由于计算能力无限制提高的要求,迫使研究人员集中到如何运用光刻技术来达到更小的线宽。要提高分辨率,需要采用包含“技巧”的最新技术来克服采用玻璃镀铬掩模和轴上光束照射技术的标准光刻技术在光学材料和镜头设计上的局限性。这些技巧包括:相移掩模,各种离轴光束照射和对光学近似校正。当前迅速发展的这一系列技术被称为“干涉成像光刻”(IIL)。在一个用简单光学件进行的初步试验中,Brueck证实了预想中的IIL可以大幅度提高分辨率。他用两个消色差的双透镜和一个方孔光瞳制成了一个0.5倍率、数值孔径0.04的平行光学系统。尽管NA远低于常规光刻透镜的0.7,这个试验仍能证明更复杂的镜头系统的分辨率将相应地提高。用彼长为364nm的氩离子单频准直激光器作光源,系统将包含大量相互隔     

0.13μm集成电路制造中的光刻技术研究现状及展望

近三十年来集成电路的特征尺寸不断缩小 ,主要是由于光刻技术稳定发展而推动的。按美国半导体工业协会的推测 ,在以后的一些年内 ,集成电路的特征尺寸还会不断缩小 ,到 2 0 0 3年 ,0 .13μm集成电路将投入生产。有许多光刻技术可以作为生产这种电路的候选者 ,但这种集成电路最终由哪种光刻技术实现 ,目前还没有确定。文中介绍了其中的几种技术 (即 157nm光学光刻技术、X射线光刻技术和角度限制散射电子束光刻技术 )的研究现状 ,并对它们在 0 .13μm集成电路中应用的可能性进行了简单的评述     

光互连微棱镜列阵的制造

打算用于集成电路芯片间通信的自由空间光互连一般含有如探测器和垂直腔面发射激光器之类有源元件组成的二维列阵 ,这种列阵排列更紧凑 ,能以更高速率传输数据。这种互连往往要求在每一有源列阵元件之前安放透镜或棱镜一类的微光学元件。用光刻法制作的二元衍射光学元件列阵可为这种应用提供精密的公差。然而 ,由于光刻工艺分辨率的限制 ,随着单个光学元件尺寸的变小 ,二元相位步阶的数目也减少 ,结果导致衍射效率下降。图 1　由 AZ4 0 0 K光致抗蚀剂制作的微棱镜 ,高度为 2 0μm,接触印刷过程的曝光波长为 36 5nm德国哈根大学光通迅技术…     

1.3～1.6μm波长的全硅集成光路的可行性

本文从已取得的初步进展论证1.3～1.6μm波长的全Si集成光路的可行性。重点论述构成全Si集成光路的基础元件,如光波导、调制器、光开关、光源和探测器等的可行性以及实现的方案。