GaAs苛MESFET栅极漏电流退化机理分析

高温存储试验后某种ＧａＡｓ ＭＥＳＦＥＴ的栅－漏极正向和反向漏电流增大。为分析失效机理,测定了试验前后栅－漏极低电压正向电流随温度的变化,定性估计了试验前后复合－产生中心浓度的变化,确定肖待基势垒触有源层的复合－产生中心浓度的增加是两种漏电流增大的原因,为高温下ＧａＡｓ ＭＥＳＦＥＴ的肖特基势垒接触存在栅金属下沉和扩散提供了证据．     

GaAs MESFET中肖特基势垒接触退化机理的研究

本文对Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ作为栅金属的ＧａＡｓＭＥＳＦＥＴ进行了四种不同的应力试验：１．高温反偏（ＨＴＲＢ）；２．高压反偏（ＨＲＢ）；３．高温正向大电流（ＨＦＧＣ）；４．高温存贮（ＨＴＳ）．通过ＨＲＢ，ΦＢ从０．６４ｅＶ减少到０．６２ｅＶ，理想因子ｎ略有增大．ＨＴＳ试验中ΦＢ从０．６７ｅＶ增加到０．６９ｅＶ．分析表明，这归因于界面氧化层的消失，以及Ｔｉ与ＧａＡｓ的反应；ＨＦＧＣ试验结果表明其主要的失效模式为烧毁，ＳＥＭ观察中有电徙动及断栅现象发生．ＡＥＳ分析表明。应力试验后的样品，肖特基势垒接触界面模糊     

GaN基肖特基势垒二极管的漏电流传输与退化机制

通过比较反向偏压下AlGaN/GaN异质结肖特基势垒二极管(SBD)和GaN SBD的电流特性、电场分布和光发射位置,研究了GaN基SBD的漏电流传输与退化机制。结果表明,AlGaN/GaN SBD退化前后漏电流均由Frenkel-Poole(FP)发射机制主导,而GaN SBD低场下为FP发射电流,高场下则为Fowler-Nordheim(FN)隧穿电流。电场模拟和光发射测试结果表明,引起退化的主要原因是高电场,由于结构不同,两种SBD的退化机制和退化位置并不相同。根据实验结果,提出了一种高场FN隧穿退化模型,该模型强调应力后三角势垒变薄导致FN隧穿增强是GaN SBD退化的内在机制。     

电源线路滤波器中的漏电流

出于安全考虑，在使用无源EMI滤波器时，需要考虑漏电流的影响。大多数制造商定义了正常运行时每个相的漏电流。一般来说，漏电流的额定值不是测量的结果，而是计算值。本文论述了关于漏电流的基本内容，包括标准对漏电流的要求，三相供电网和单相供电网的漏电流计算和测量方法，供电网拓朴对漏电流影响等。     

不同工艺下GaAs MESFET阈值电压均匀性的研究

分别采用挖槽工艺和平面选择离子注入自隔离工艺对 Ga As MESFET Vth(阈值电压 )均匀性进行了研究。结果表明 ,采用平面工艺方法获得的 Ga As单晶 MESFET Vth均匀性与采用挖槽工艺相比 ,更能反映单晶材料质量的实际情况 ,Ga As单晶 MESFET Vth均匀性研究宜采用平面工艺     

TiA1和TiPtAu栅GaAs MESFET稳定性研究

在高温和大栅电流下 ,对 Ti Al栅和 Ti Pt Au栅 MESFET的稳定性进行了比较研究 ,结果表明 :( 1)两种器件的击穿电压稳定 ,栅 Schottky接触二极管理想因子 n变化不明显 ;( 2 ) Ti Al栅的 MESFET的栅特性参数 (栅电阻 Rg,势垒高度 Φb)变化明显 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 等 )保持相对不变 ;( 3)对 Ti Pt Au栅MESFET来说 ,栅 Schottky二极管特性 (栅电阻 Rg,势垒高度 Φb)保持相对稳定 ,与沟道特性相关的器件参数 (如最大饱和漏电流 Idss,栅下沟道开路电阻 R0 ,夹断电压 Vp0 、跨导 gm 等 )明显变化 ,适当退火后 ,有稳定的趋势。这两种器件的参数变化形成了鲜明的对比。     

计算GaAs MESFET器件源电阻的新方法

采用一种直接估算微波 Ga As MESFET源电阻 Rs的方法。理论根据是反馈导纳的实部主要是由源电阻和栅电阻引起的 ,由此推导出 Rs相关的解析表达式。可在任何测量频率下采用解析方法计算出高精度的 Rs。把 Rg、Rd 与 Rs的比率以及 Ld、Lg 与 Ls 的比率作为优化参数 ,计算等效电路中的元件值相当快 ,且不依赖于初始值。等效电路与测量的 S参数拟合得相当好 ,而且计算出的元件都有物理意义     

0.25 μm栅长GaAs pHEMT栅极高温及关态应力退化机理

GaAs赝配高电子迁移率晶体管(pHEMT)的关态栅极漏电流取决于温度与电应力环境。研究了高温与电应力对0.25 μm GaAs pHEMT肖特基特性的影响。该pHEMT的反向偏置栅极漏电流主要受陷阱辅助发射机制和隧穿电流机制的影响。建立模型,对不同温度下栅极漏电流曲线进行拟合,结果表明,栅极漏电流在常温下由隧穿电流机制主导,在高温下由陷阱辅助发射机制主导。在高温关态应力下对栅极漏电流随应力时间变化的过程进行表征,从时间层面再次验证了两种机制在不同温度下发生转变的过程。     

n—GaAs Ti／Mo／Ti／Au肖特基势垒接触失效机理的研究

为了弄清界面态、电徙动、界面扩散及反应对肖特基势垒接触和器件电学特性的影响,我们对以Ti/Mo/Ti/Au作为栅金属的GaAs MESFET进行了四种不同的应力试验:1.常温反偏(HRB)。2.高温反偏(HTRB)。3.高温正向大电流(HFGC)。4.高温贮存(HTS)。HRB试验中从0.64eV减少到0.62eV,理想因子n略有增大。HTS试验中Φ_b从0.67eV增加到0.69eV。分析表明,这归因于界面氧化层的消失,以及Ti与GaAs的反应;HFGC试验结果表明其主要的失效模式为烧毁,其次为电徙动及断栅现象。AES分析表明,应力试验后的样品,其肖特基势垒接触界面发生模糊,有明显的互扩散和反应发生。     

Si衬底上MBE GaAs MESFET与IC制备

叙述在MBE(分子束外延)GaAs/Si材料上制作GaAs MESFET与Ic的研究。考虑到GaAsIC与Si IC单片集成的需要,采用了Ti/TiW/Au肖特基金属化和Ni/AuGe/Ni/Au欧姆接触金属化,层间介质采用等离子增强淀积氮化硅和聚酰亚胺复合材料。在该工艺基础上,制备了性能良好的GaAs/Si MESFET与IC。     

CCD输出二极管反向漏电机理的研究

分析了CCD输出二极管反向漏电的机理,认为有三个途径造成CCD反向漏电：n^ 区通过SiO2漏电,n^ 区通过Si-SiO2表面漏电以及体内漏电。提出了解决漏电问题的方法,即控制好氧化、扩散、离子注入、光刻以及退火等工艺。     

不同厚度超薄栅氧化物MOSFET的应力诱导漏电流

研究了不同厚度的超薄栅1.9nm到3.0 nm器件在恒压应力下的栅电流变化.实验结果显示应力诱导漏电流包括两个部分,一部分是由界面陷阱辅助隧穿引起的,另一部分是氧化物陷阱辅助隧穿引起的.     

不同厚度超薄栅氧化物MOSFET的应力诱导漏电流

研究了不同厚度的超薄栅1.9nm到3.0nm器件在恒压应力下的栅电流变化.实验结果显示应力诱导漏电流包括两个部分,一部分是由界面陷阱辅助隧穿引起的,另一部分是氧化物陷阱辅助隧穿引起的.     

纳米双栅MOSFET栅极漏电流的二维量子模拟(英文)

基于非平衡格林函数(NEGF)的量子输运理论框架,对双栅MOSFET进行了二维实空间数值模拟。在对表征载流子电势的泊松方程自洽求解后,感兴趣的物理量(如亚阈值摆幅、漏致势垒下降、载流子密度、电流密度等)可以被求得,观察了由栅极注入效应导致的二维电荷分布,并对不同电介质材料对栅极漏电流的影响进行了研究。此外,还通过调整电介质参数并进行比较的方法,研究了电介质的有效质量、介电常数、导带偏移对栅极漏电流的影响。该模拟方法为双栅MOSFET中载流子自栅极的注入提供了良好的物理图景,对器件特性的分析和比较有助于栅氧层高k电介质材料的选取。     

Degradation mechanism of GaAs MESFETs

The reliability of the Au/Pt/Ti Schottky gate of low-high doped GaAs MESFETs has been investigated by thermal step stress and accelerated life tests and their degradation mechanisms were analyzed by means of Auger electron spectroscopy, X-ray diffractometry, cross-sectional transmission electron microscopy, current-voltage, and capacitance-voltage measurements. Electrical measurements showed that the failure of the GaAs MESFETs was mainly due to the degradation of the Au/Pt/Ti/GaAs Schottky contact. An activation energy of 1.3 eV and a lifetime of 2 × 10⁸ h at 125°C for Schottky contact were evaluated. At a temperature lower than 350°C, the degradation of the Schottky contact is attributed to the decrease of net electron concentration caused by outdiffusion of host Ga atoms of GaAs. The activation energy for the decrease of net electron concentration is determined to be 1.4 eV using the capacitance-voltage measurement, which is consistent with 1.3 eV obtained by the accelerated life tests. This suggests that the major thermal degradation mechanism at a temperature lower than 350°C is the outdiffusion of Ga atoms from the channel. Meanwhile, the effective channel thickness at a temperature higher than 350°C is reduced by the formation of TiAs at the Schottky interface, the activation energy of which is determined to be 1.74 eV.     

高k纳米MOSFET的关态泄漏电流的研究

对纳米MOSFET关断态的栅电流、漏电流和衬底电流进行了模拟,指出边缘直接隧穿电流(IEDT)远远大于传统的栅诱导泄漏电流(IGIDL)、亚阈区泄漏电流(ISUB)及带间隧穿电流(IBTBT)。对50 nm和90 nm MOSFET器件的Id-Vg特性进行了比较,发现在高Vdd下,关态泄漏电流(Ioff)随IEDT的增加而不断增大,并且器件尺寸越小,Ioff越大。高k栅介质能够减小IEDT,进而减小了Ioff,其中HfSiON、HfLaO可以使边缘隧穿电流减小2～5个数量级且边缘诱导的势垒降低(FIBL)效应很小。但当栅介质的k>25以后,由于FIBL效应,关态泄漏电流反而增大。     

双沟平面掩埋结构SLD的液相外延生长及漏电分析

对液相外延生长的双沟平面掩埋异质结（DCPBH）结构超辐射发光二极管（SLD）双沟内漏电现象进行了理论分析与定量计算。在此基础上通过优化外延结构设计与液相生长参数,得到了电流限制较理想的DCPBH结构。     

双栅GaAs MESFET的计算机辅助测试与分析

研制了双栅GaAs MESFET的计算机辅助测试系统,可广泛应用于一般四端(或小于四端)器件.该系统包括硬件部分——四端器件直流特性的计算机读入设备FMR,和通用软件部分——FMR-BASIC.同时研制了工艺参数最优化分析程序——DGF TPOA,从而能够自动测报常规直流特性,并由所测结果按最优化技术(单纯形调优法)分析给出工艺参数n、a、L_1、L_2.     

SiC MOSFET栅极电参数退化机理及耦合关系

栅极一直是SiC MOSFET可靠性研究的重点,栅极老化过程中电参数之间的耦合关系对栅极可靠性研究有至关重要的作用。为此,搭建了能够同时监测阈值电压和栅极漏电流的高温栅偏(HTGB)试验平台。研究了HTGB下阈值电压和漏电流的退化趋势和影响,基于氧化层注入电荷量深入分析了两者之间的耦合关系。结果表明,热应力对载流子隧穿影响较为明显,对陷阱捕获的载流子影响相对较小,而场强则对两者均具有显著的影响。此外,提出了减小阈值电压漂移对SiC MOSFET均流特性影响的方法,指出了栅极漏电流下降现象的本质是栅极陷阱充电,并给出了栅极老化过程中漏电流失效基准值选取的方法。该研究结果为深入理解SiC MOSFET的栅极失效机理提供了理论指导。