基于低功耗约束的CMOS LNA的优化设计

针对低功耗电路发展的趋势,在传统的共源共栅结构基础上,同时引入实现噪声优化的PCSNIM技术和提高增益的级间匹配技术,通过合理调节晶体管的尺寸实现了低功耗的指标.电路采用TSMC 0.18 μm CMOS工艺进行设计,模拟结果表明,在2.45 GHz工作频率下,输入输出匹配良好,增益为14.274 dB,噪声系数为0.669 dB,1 dB压缩点为-16.1 dBm,IIP3为-4.858 dBm,直流功耗仅2.628 mW.     

A 0.18μm CMOS gain-switched LNA and mixer with large dynamic range

A 2.4GHz 0.18μm CMOS gain-switched single-end Low Noise Amplifier （LNA） and a passive mixer with no external balun for near-zero-IF （Intermediate Frequency）/RF （Radio Frequency） applications are described. The LNA, fabricated in the 0.18μm 1P6M CMOS technology, adopts a gain-switched technique to increase the linearity and enlarge the dynamic range. The mixer is an IQ-based passive topology. Measurements of the CMOS chip are performed on the FR-4 PCB and the input is matched to 50Ω. Combining LNA and mixer, the front-end measured performances in high gain state are： -15dB of Sll, 18.5dB of voltage gain, 4.6dB of noise figure, 15dBm of IIP3, 85dBm to -10dBm dynamic range. The full circuit drains 6mA from a 1.8V supply.     

A 0.18μm CMOS GAIN-SWITCHED LNA AND MIXER WITH LARGE DYNAMIC RANGE

A 2.4GHz 0.18μm CMOS gain-switched single-end Low Noise Amplifier(LNA) and a passive mixer with no external balun for near-zero-IF(Intermediate Frequency)/RF(Radio Frequency) applications are described.The LNA,fabricated in the 0.18μm 1P6M CMOS technology,adopts a gain-switched technique to increase the linearity and enlarge the dynamic range.The mixer is an IQ-based passive topology.Measurements of the CMOS chip are performed on the FR-4 PCB and the input is matched to 50Ω.Combining LNA and mixer,the front...     

2.4 GHz、增益可控的CMOS低噪声放大器

介绍了一种基于 0 35 μmCMOS工艺、2 4GHz增益可控的低噪声放大器。从噪声优化、阻抗匹配及增益的角度详细分析了电路的设计方法 ,讨论了寄生效应对低噪声放大器性能的影响。仿真结果表明在考虑了高频寄生参数的情况下 ,低噪声放大器依然具有良好的性能指标 :在 2 4GHz工作频率下 ,3dB带宽为 6 6 0MHz,噪声系数NF为 1 5 8dB ,增益S2 1为 14dB ,匹配参数S11约为 - 13 2dB。     

CMOS低噪声放大器中的输入匹配研究与设计

分析了低噪声放大器设计中最常用的源极电感负反馈输入匹配结构,指出其存在的缺陷及如何改进,即利用一个小值LC网络代替大感值的栅极电感Lg,同时移除源极负反馈电感Ls.应用这种改进型输入匹配结构,基于0.18μm BSIM3模型设计了工作频带为5.1～5.8 GHz的宽带CMOS低噪声放大器.结果表明,虽然输入匹配由于移除源极负反馈电感Ls受到一定影响,但是有利于降低噪声系数并减小实际制作的芯片面积.     

2.4GHz CMOS全集成低噪声放大器的设计

应用台积电（TSMC）0．18μm CMOS工艺模型,设计了一种2．4GHz全集成低噪声放大器。通过ADS（Advanced Design System）软件对电路进行了优化设计,仿真结果表明在1．8V电源电压下,工作电流约为6mA,输入输出匹配良好,在2．45GHz的中心频率下,它的噪声系数（NF）为2．605dB,增益（s21）为20．120dB。     

基于0.13 μm SiGe BiCMOS工艺的Ka波段低噪声放大器的设计

介绍了一款基于SiGe BiCMOS工艺的Ka波段低噪声放大器(LNA)的设计与测试。分析了毫米波频段硅基集成电路的匹配设计方法,给出了HBT晶体管电流密度与噪声系数的关系,以及最佳噪声偏置点的选取方法。并基于以上方法设计了单级共基共射低噪声放大器,LNA芯片基于Global Foundry 8HP工艺流片验证。测试结果表明,该LNA实现了30~40GHz的-1dB带宽、小于3.5dB的噪声系数以及6.2dBm的1dB压缩输出功率(P-1dB);输入输出反射系数均小于-15dB,中心频率(35GHz)处增益为7.2dB(单级),LNA的直流电流为6.7mA,电源电压为1.8V。     

5.6GHz CMOS低噪声放大器设计

分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。     

一种高增益低功耗CMOS LNA设计

采用TSMC0.18μmCMOS工艺,利用ADS2008软件仿真,设计了一种高增益的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在晶体管M3的栅源极处并入电容C1,以增加系统抗干扰能力;并在级间引入一并联电感和电容与寄生电容谐振,以提高增益。仿真结果表明,在2.4 GHz工作频率下,该电路的增益大于20 dB,噪声系数小于1 dB,工作电压为1.5 V,功耗小于5 mW,且输入输出阻抗匹配良好。     

2.4 GHz CMOS低噪声放大器的设计

设计了一个共源-共源共栅的两级低噪声放大器,并且在两级之间采用了串联谐振回路来提高电路的性能.该电路采用TSMC 0.18μm CMOS工艺,电源电压为1.8 V.仿真结果显示,在2.45 GHz的中心频率上,该电路能够提供26.92 dB的正向增益及很好的输入输出匹配,噪声系数为0.88 dB,功耗为14.49 mW,1dB压缩点为-9dBm.     

低功耗高增益CMOS LNA的设计

设计了一种完全可以单片集成的低功耗高增益CMOS低噪声放大器(LNA).所有电感都采用片上螺旋电感,并实现了片上50 Ω的输入阻抗匹配.文中设计的放大器采用TSMC0.18 μmCMOS工艺,用HSPICE模拟软件对其进行了仿真,并进行了流片测试.结果表明,所设计的低噪声放大器结构简单,极限尺寸为0.18 μm,当中心频率fo为2.4 GHz、电源电压VDD为1.8 V时其功率增益S21为16.5 dB,但功耗Pd只有2.9 mW,噪声系数NF为2.4 dB,反向隔离度S12为-58 dB.由此验证了所设计的CMOS RF放大器可以在满足低噪声、低功耗、高增益的前提下向100 nm级的研发方向发展.     

双极晶体管LNA的分析与设计

低噪声放大器（LNA）在射频系统中是作为接收端的前端，其增益、噪声、非线性、匹配等性能对整个接收机至关重要。随着现代通信电子技术的发展，迫切需要低噪声、高增益、低偏置、小体积的射频放大器。我们利用Ansoft的设计软件designer，设计了用于1．5GHz的低噪声放大器，器件选用Philip公司的BFG425W双极晶体管，文章主要从共发LNA电路的噪声分析入手，通过对电路的分析与仿真，对其参数进行了优化，最后提出了几点改进的措施。     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0．18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器（LNA）设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50欧姆阻抗匹配。同时两级共源电路之间通过串联谐振相级联。该LNA工作在5．2GHz,1.8V电源电压,能提供20dB的增益（S21为20dB）,而噪声系数为1．9dB,输入匹配较好,S11为-32dB。     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

应用于2.4GHz无线传感网的带ESD保护CMOS低噪声放大器的设计与优化

本文给出一种新的带ESD保护源极电感负反馈低噪声放大器优化方法,可以实现在功耗受限条件下的噪声和输入同时匹配,并给出了输入阻抗和噪声参数的分析。采用该方法设计并优化了一个基于0.18-μm RF CMOS工艺、应用于无线传感网的2.4GHz低噪声放大器。测试结果表明,低噪声放大器的噪声系数为1.69dB,功率增益为15.2dB,输入1dB压缩点为-8dBm,输入三阶截点为1dBm,1.8V电源电压下的工作电流为4mA。     

无线应用中的低噪声放大器设计与分析

低噪声放大器在接收系统中能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件.描述了一种用于无线通信射频(RF)前端的低噪声放大器(LNA)的设计,先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用ATF34143微波晶体管的基础上,依据低噪声放大器的各项指标来同步进行电路的设计、优化和ADS仿真,结果表明设计的低噪声放大器完全满足性能指标要求,其功率增益可达16dB,噪声系数(NF)在0.5dB以下.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

Design and optimization of CMOS LNA with ESD protection for 2.4 GHz WSN application

A new optimization method of a source inductive degenerated low noise amplifier(LNA) with electrostatic discharge protection is proposed.It can achieve power-constrained simultaneous noise and input matching. An analysis of the input impedance and the noise parameters is also given.Based on the developed method,a 2.4 GHz LNA for wireless sensor network application is designed and optimized using 0.18-μm RF CMOS technology. The measured results show that the LNA achieves a noise figure of 1.59 dB,a power gain of 14.12 dB, an input 1 dB compression point of-8 dBm and an input third-order intercept point of 1 dBm.The DC current is 4 mA under a supply of 1.8 V.