基于IOP321的嵌入式RAID系统中的硬异或实现

为提高RAID系统的可靠性,RAID3/5/6算法在数据写入的过程中采用异或运算产生奇偶校验信息。当RAID出现故障时,也是通过异或运算完成数据的重构。因此,异或运算是RAID系统工作时频繁而且重要的操作之一。本文详细介绍了采用Intel IOP321处理器的应用加速单元实现异或运算的工作原理和软件模块设计,并通过实验测试证明,专门的硬异或单元比嵌入式处理器做软件异或运算的速度快7倍以上,有效地解决了嵌入式环境下异或的性能瓶颈问题。     

消息传递并行程序的自动生成

针对分布内存结构的并行化将串行程序转变为在各处理节点上运行的SPMD并行程序,节点程序包含该节点所执行的运算和与其它节点交换信息的通信操作。讨论了在已知数据分解和计算划分的前提下生成分布内存结构下的消息传递并行程序的算法,以Lam提出的线性不等式基本框架为基础,在Paraguin工作基础上进行了有效的改进：第一在代码生成算法中引入了数据分布;第二将处理器空间由一维扩展到多维;第三将虚拟处理器到物理处理器的映射关系引入代码生成算法,从而减少了节点间通信的数量,提高了生成并行代码的性能。     

嵌入式语音识别系统中的DTW在线并行算法*

为提高语音识别系统的实时性,利用动态规划和并行计算思想,提出一种适用于嵌入式语音识别系统的DTW(动态时间规整)在线并行算法。通过分析标准DTW及其主要衍生算法,对DTW算法的数据结构进行改进以满足在线算法要求,在寻找最佳路径过程中动态连续地分配和释放内存或预先分配固定大小的内存,并将多个关键词的DTW计算分布到多个运算单元;最后汇总各运算单元的结果得到识别结果。实验表明,该算法比经典DTW降低了内存使用和识别时间,并使语音识别的实时系数达到1.17,具有较高的实时性。     

嵌入式应用程序开发中的脱机运行问题

由于当前嵌入式设计对处理器的快速处理能力和低功耗等方面的要求越来越高,因此高端嵌入式处理器得到了更多的重视和应用。ARM是一种RISC结构微处理器,与其他类型的处理器相比,具有低成本、低功耗、高性能等优点,所以在嵌入式领域的应用中处于领先地位。嵌入式系统离不开嵌入式应用程序,嵌入式应用程序开发的最终目的,是要将程序运行于独立的目标系统。基于ARM的嵌入式开发同样也是先使用开发工具在宿主机上开发程序,然后再将程序移植到目标硬件环境中运行;但随着嵌入式系统复杂度的增加,代码从开发环境到实际运行环境的移植工作变得越来越困难,往往会出现开发环境下运行正常的代码移植到目标硬件上无法工作的情况。本文针对上述问题,讲述在ADS1．2开发环境下使用ARM标准C库函数的应用程序上电执行过程,以及嵌入式系统脱离宿主机实现系统独立运行的方法。     

嵌入式处理器基于SPI引导的RAM自检探讨

介绍了嵌入式处理器在使用基于SPI引导方式时,如何检查DDR内存,以提高系统的可靠性。对系统的引导过程,包括片内ROM运行、片内RAM运行、DDR内存运行,进行了详细的介绍。对各阶段引导程序数据格式的处理进行细致的分析,并对生产实用化进行了实例验证。     

对等网络环境下多目标任务容错调度方法研究

为了加强网络环境的可靠性、强化系统运算性能,提出对等网络环境下多目标任务容错调度方法.使用PB算法对处理器进行容错处理,划分任务主、副版本,通过分析任务相应版本与所在处理器的运行时间,构建任务模型与故障模型.拟定多目标任务不同开始时间与时限,通过自适应策略拟定启发式多目标任务容错分配策略,将多目标任务转换为回路任务.设定回路任务的数量与主版、副版本在普通处理器内的运行时间,判断调度序列内任务,计算其在处理器内需要消耗的时间,将结果对比之前拟定的时间判断是否调度成功,成功则启动副版本迭代计算.实验结果表明,所提方法不会因为网络节点数量不同,出现大量任务调度失败的问题,提高了系统性能和网络环境安全.     

采购热线

作为新惠普推出的第一款PC机,hp vectra v1430配有Intel Pentium 4处理器(1.8GHz-2.0GHz),主板采用Intel 845GL芯片组和DDR内存,并集成了具有动态显存技术的Extreme Graphics显卡和10/100MB自适应网卡。独有的惠普Ultraflow冷却系统不仅提高了系统的可靠性,而且使噪音降到较低水平,而其独到的无螺栓设计也更便于维护和升     

基于BCM5836 启动程序内存故障检测

以broadcom公司的5836MIPS处理芯片为平台,详细分析嵌入式系统在vxworks下的引导程序中MIPS处理器初始化和内存接口控制单元扫描过程.结合嵌入式系统开发特点,实现一种引导程序中汇编级内存故障检测的方法,保证引导程序的正确执行.     

计算机应用能力考核(初级)试题详解

基本知识1．答案为：D微处理器和CPU是计算机的运算控制单元，它的作用是完成各种运算，并控制计算机各部件协调地工作。硬盘是计算机的大容量外部存贮器（外存），主要存贮一些静态的没被使用至少现在没被使用的数据和程序。读写存贮器（RAM或内存）主要用来存贮那些正在处理和正在运行的数据与程序。外存和内存统称为存贮器，程序是由指令组成的，因此此题的最佳答案为D。2．答案为：D批处理文件是由一批DOS命令组成的带有扩展名．BAT的文件，DOS系统通过调用批处理文件的文件名自动执行文件中每个命令。批处理文件一经建立可多次…     

网络数据动态传输与存储安全自动监测系统设计

为了提高网络数据动态传输与存储安全自动监测能力,进行监测系统优化设计,提出基于负载均衡调度和嵌入式总线传输控制的网络数据动态传输与存储安全自动监测系统设计方法。构建网络数据动态传输的信道均衡调度模型,采用随机线性均衡控制方法进行网络数据动态传输与存储过程中的信道自适应调度,提取网络数据动态传输过程中的模糊关联规则,采用自适应的链路转发控制方法进行网络数据动态传输与存储的安全监测和负载均衡调度。在嵌入式总线协议下进行网络数据动态传输与存储安全自动监测系统的软件开发设计。仿真结果表明,采用该方法进行网络数据动态传输与存储安全自动监测的稳定性较好,自适应控制能力较强,降低了网络数据动态传输的误比特率。     

轻量级嵌入式软件动态二进制插桩算法

软件二进制插桩是软件性能分析、漏洞挖掘、质量评价领域的关键技术.在嵌入式环境下,传统动态插桩算法受到无操作系统、CPU架构复杂、内存资源紧张等局限,难以展开工作.文章以软件动态二进制插桩算法为研究目的,通过静态特征分析和动态跟踪算法,引入图论算法对固件中的二进制进行分析,提出了嵌入式设备远程调试协议,实现了对软件运行时...     

基于服务体/执行流模型的MiniCore系统的容错设计

空间环境中的计算机系统要求高可靠性.针对存储受限的空间嵌入式实时系统,从内存可靠性和任务容错调度两个角度出发,提出了一种两级容错设计方案.该方案由系统级的周期性内存检错纠错机制和任务级的一种改进的主/副版本容错调度机制组成.方案的实验验证在一款基于服务体/执行流模型(SEFM)设计的嵌入式操作系统MiniCore中进行.加入两级容错机制后,内存数据准确性得到保证,MiniCore内核代码空间增加了约33%,时间性能指标略微下降,任务的执行成功率和调度质量显著增加.     

基于模型的无刷电机控制代码快速生成

基于模型设计是国外流行的一种先进的嵌入式系统开发方式。以无刷直流电机为例,利用开发工具Simulink、Stateflow、Real-Time Workshop（RTW）等,可在MATLAB平台实现其算法模型。经验证正确后直接生成嵌入式代码,用户仅需作少量代码微调即可在Proteus中进行虚拟硬件测试。该方法无需设计者精通各种编程语言,只需了解设计规范与实现原理,极大地降低了嵌入式系统开发难度,缩短了开发周期,并且能够保证代码的高效性、可靠性。     

发布/订阅模式测控消息中间件系统设计

针对传统基于消息队列或共享内存模式的测控(TT&C)消息中间件(MOM)紧耦合、可扩展能力有限的问题,结合目前测控计算机系统信息交换特点,提出了功能分布式结构的发布/订阅(Pub/Sub)模式测控消息中间件系统。取消了集中的发布/订阅服务器,将其功能嵌入到功能分布的处理机单元中,设计了主题全局注册、订阅全局广播和事件本地过滤的工作模式;并通过可靠多播协议实现其传输可靠性,通过软双工模式下的虚拟IP机制和加速推拉心跳检测机制实现其节点可靠性。实验表明此测控消息中间件系统的发布/订阅平均响应时间控制在100 ms之内,多播协议丢包率控制在0.86×10^-7左右,双工切换延时达到56 ms,满足测控应用的强实时性和高可靠性要求。     

Polar-coded forward error correction for MLC NAND flash memory

With the ever-growing storage density, high-speed, and low-cost data access, flash memory has inevitably become popular. Multi-level cell (MLC) NAND flash memory, which can well balance the data density and memory stability, has occupied the largest market share of flash memory. With the aggressive memory scaling, however, the reliability decays sharply owing to multiple interferences. Therefore, the control system should be embedded with a suitable error correction code (ECC) to guarantee the data integrity and accuracy. We proposed the pre-check scheme which is a multi-strategy polar code scheme to strike a balance between reasonable frame error rate (FER) and decoding latency. Three decoders namely binary-input, quantized-soft, and pure-soft decoders are embedded in this scheme. Since the calculation of soft log-likelihood ratio (LLR) inputs needs multiple sensing operations and optional quantization boundaries, a 2-bit quantized hard-decision decoder is proposed to outperform the hard-decoded LDPC bit-flipping decoder with fewer sensing operations. We notice that polar codes have much lower computational complexity compared with LDPC codes. The stepwise maximum mutual information (SMMI) scheme is also proposed to obtain overlapped boundaries without exhausting search. The mapping scheme using Gray code is employed and proved to achieve better raw error performance compared with other alternatives. Hardware architectures are also given in this paper.     

基于COTS的宇航计算单元冗余架构可靠性研究

随着商业航天的发展,为了能以更低成本使宇航计算单元得到应用,需要结合设计成本、预期寿命、实时性和系统复杂度等因素,对不同计算单元冗余架构的可靠性进行评估;目前在基于高性能商用货架(COTS,commercial off-the-shelf)器件的宇航计算单元研究多满足于工程应用,缺乏关于对不同架构可靠性的对比;首先,针对几种不同冗余计算单元冗余架构,简单介绍具体的拓扑结构和工作方式;其次,根据工作方式给出了他们的故障状态转移图;最后,根据上述几种架构,运用马尔可夫模型理论,对这些计算单元结构进行可靠性建模,在考虑失效率和维修率两个参数对系统可靠性影响的情况下,并以一个虚拟的长时期任务为背景对各结构的可靠性指标进行了评价;仿真结果为更低成本基于COTS器件制造宇航计算单元提供了设计支撑。     

复杂系统可靠性增长的动态建模方法

复杂系统可靠性增长试验是一个动态的过程,成本所限不允许进行大规模的试验,而传统方法在子样容量不足的情况下误差较大,无法精确地反应系统可靠性增长的特点,因此在小子样条件下对复杂系统可靠性增长进行评估是目前亟待解决的问题.基于AMSAA模型下复杂系统可靠性增长试验的特点,结合少量现场试验数据,提出了可靠性增长评定的动态建模方法,运用Bayes线性回归方法对系统的可靠性参数进行预测,并对可靠性增长试验的结果进行评定,并给出了各阶段可靠性增长试验中可靠性参数的Bayes估计.由仿真实例证明,与传统方法相比,文中的动态建模方法更加准确,能够有效的解决小子样条件下的可靠性增长问题.     

基于有限状态机的嵌入式系统建模研究与实现

随着嵌入式系统在各个领域的广泛应用,嵌入式系统变得越来越复杂,研究一种支持嵌入式系统从分析、设计、验证到编码整个过程的模型系统及建模方法变得越来越重要。本系统在IAR Visual STATE环境下用状态图对嵌入式系统进行面向对象分析与设计,并以ATM实时控制系统为例,建立系统的动态模型,分析系统状态变化,实现了从状态图到C代码的自动生成,并将生成代码及用户代码与具体的硬件Smart AR M2200结合来验证基于有限状态机建模的正确性。     

可裁剪式虚拟机可移植层的研究与开发

针对物联网嵌入式底层设备的设计要求,提出了可裁剪式虚拟机可移植层模型及设计方法,阐述了可移植层中的网络、线程、内存等模块的实现方式及该虚拟机的实例访问。通过可移植层设计,该虚拟机可以在不同硬件平台及操作系统上移植。另外,该虚拟机可以实现动态配置、控制、执行等功能,且具有裁剪性。测试表明,该虚拟机的CPU占有率小,内存损耗低,组件重用率高,裁剪性好,并成功运用于工业现场。