基于函数级原型的流水线可重构结构的研究

针对目前动态可重构技术中重构时隙的问题,本文利用流水线技术和可熏构技术,提出并讨论一种流水线可重构体系结构的函数级原型设计方法,并采用AES算法对其进行了仿真验证.结果表明,流水线可熏构结构的函数级原型设计方法可有效的解决动态重构系统中的重构时隙问题.     

可重构计算和可重构计算机技术

现代的国防、科研及社会的很多方面都需要大量的计算,尤其是国防工业对计算的要求更为严格,为国防工业设计的计算机必须速度快、适应性强、可靠性高[l1。然而,现有的计算机不能高速地处理多种应用、达到高效率,究其主要原因是计算机与应用算法的不匹配[z]。     

可重构平台下AES算法的流水线性能优化

AES—Rijndael算法是美国取代DES的新一代分组加密算法标准,也是事实上的国际标准。本文在可重构平台上针对128位密钥长度AES算法的流水线性能优化技术进行了研究,通过对基本运算优化、循环展开、轮内流水线、轮间流水线、混合多级流水线结构优化等方法的讨论和实现,对比不同优化方法的优缺点及适用环境。实验表明,不同结构的设计,其加密性能存在很大差异。其中,混合多级流水线结构的加密性能达到27．1Gb／s的速率,为目前国内外相关研究的较好结果。     

基于拟态计算机的SHA512算法高吞吐量实现

哈希函数SHA512是一种目前广泛使用的加密算法,在现代加密学中占据很重要的地位。鉴于拟态计算机高性能和高效能的特点,对SHA512算法进行了深入分析,提出了基于拟态计算机的全流水线结构的实现方案。为了提高算法的运算速率,在关键路径对加法运算进行了优化,并且配合全流水线结构,减少了加密一个数据分组所需要的时钟周期数,提高了数据吞吐率。在拟态计算机上实际运行,芯片工作在130 MHz的时钟频率下,数据吞吐率达到133 120 Mbits/s,性能得到了显著提高,且能效比高于通用服务器的能效比。     

可重构计算硬件平台的改进设计

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷,提出一种改进设计。基于支持二维重构区域的Virtex-4现场可编程门阵列(FPGA)芯片,使重构模块放置更灵活、芯片面积利用率更高,通过将单片FPGA和外设集成在一块印刷电路板上,使系统的结构更紧凑,利用FPGA内嵌微处理器减轻通信和访存开销。调试结果表明,改进平台灵活性较高、功能和可扩展性更强。     

可重构计算综述

可重构计算是一种介于软件和专用硬件之间的新的求算方式,其兼具了软件的通用性和硬件的高效性,20世纪90年代以来,随着电子技术和计算机技术的不断进步,可重构计算正适步成为一个新的研究热点,目前,可重构计算已经广泛应用于高速数字滤波器、图像压缩、密码处理,硬件演化计算、定制计算(Custom Computing)、嵌入式系统等领域,本文对可重构计算的定义,分类,国内外研究现状和常见的研究方向和方法做了较为详细的介绍,其中包括一些最新的研完成果和方法,供从事该项研究的人员参考.     

一种可重构计算系统设计与实现

可重构计算系统是一种新的实现计算系统的方法,它补充了原有通用处理器和专用硬件计算系统的不足,既具有在制造后的可编程性,又能提供较高的计算性能和计算密度。在简单介绍可重构计算系统体系结构的基础上,通过一个嵌入式实时控制系统实例,给出了可重构计算系统的一种实现方法。     

一种面向Hash函数的粗粒度可重构处理结构：CRAH

通过分析常用Hash函数在处理结构上的相似性，本文提出了一种面向Hash函数的专用可重构处理结构——CRAH。它提供专用功能部件和层次化路由资源，可灵活有效地支持常用Hash函数。将几种常用Hash算法映射到CRAH上的结果表明：与现场可编程门阵列（PPGA）结构相比，CRAH的速度快，资源利用率高；与专用算法电路相比，CRAH在额外开销增加较小的前提下，能有效支持多种Hash函数。     

二维阵列结构的流水线可重构路由进化策略

流水线可重构系统设计方法是目前动态可重构系统设计的一种重要设计方法.为进一步提高流水线可重构系统的性能,讨论并提出了一种简洁高效的流水线路由进化策略:包括基于二维阵列结构的流水线路径时延大小的评估函数、可重构单元阵列使用情况的状态矩阵函数和结合评估函数和状态矩阵的最短时延路径搜索算法.通过对算法的仿真,验证了其正确性和有效性,为下一步研究流水线可重构结构路由的硬件进化方法奠定了理论基础.     

可重构制造系统的可重构控制器

可重构控制器是可重构制造系统的重要组成部分之一。该文提出了可重构控制器的体系结构。分析了实现可重构制造系统的可重构控制的方法。仿真研究表明可重构控制是实现可重构制造系统控制系统可重构的有效方法。     

基于构件的可重构软件开发平台技术研究

研究了可重构软件开发平台技术。提出了单一建模数据源技术,并基于这一技术设计了同时支持C／S和B／S两种软件体系结构的可重构软件开发平台及其关键业务构件。分析了基于构件化软件开发平台应用软件系统的构造过程。     

可重构制造系统可重构逻辑控制器设计与实现

针对可重构制造系统的逻辑控制问题,提出一种可重构逻辑控制器的解决方案．该逻辑控制器具有递阶分布式的控制体系结构,并根据模块化的设计思想设计成多个分离的功能模块．然后给出基于CORBA组件模型(CCM)的可重构逻辑控制器软件的开发过程．由递阶分布式体系、模块化设计和软件组件开发技术实现的可重构逻辑控制器具有快速动态重构的能力,能满足可重构制造系统逻辑控制的要求．     

基于异构可重构计算的AES加密系统研究

随着大数据的发展及加密场景的增多,仅以软件运行的加密方式难以满足加密性能的需求;而使用Verilog/VHDL方式实现的FPGA/ASIC加密系统又存在灵活性较差、维护升级困难等问题。针对上述问题,设计并实现了一种基于异构可重构计算的AES算法加密系统,包含了AES算法ECB、CBC、CTR三种主流模式,每种模式实现了128 bit、192 bit、256 bit三种密钥大小的加密。基于FPGA对模块分别进行了硬件加速,同时基于硬件可重构机制实现了不同模式及不同位宽加密模块的动态切换。通过在Intel Stratix 10上实现并验证该系统,实验结果表明：系统中AES-ECB、AES-CTR、AES-CBC吞吐率分别达到116.43 Gbps、60.34 Gbps、4.32 Gbps,ECB模式相比于Intel Xeon E5-2650 V2 CPU和Nvidia GeForce GTX 1080 GPU分别获得了23.18倍与1.43倍的加速比,整体系统相比纯软件方式的计算加速比达到4.72。     

分层可信计算平台模型的研究与实现*

提出了一种基于现有计算机网络的可信计算平台模型。该模型充分利用了现有的计算机及其网络平台的通用性,将现有的计算平台分层逻辑化为不同的信任层,不仅降低了可信计算平台模型实施的难度,而且提高了其灵活性、扩展性和效率;同时该模型从客户端系统的引导阶段出发构建完整的可信链,保证了可信计算平台的安全性;此外该模型解决了现有的可信计算平台的方向性和系统输入未知性的问题。原型系统实现的结果表明,由于系统中所有计算机及其网络构成统一的可信计算平台,使信任的传递从用户到用户,进而实现真正的对于用户体验的可信计算。     

低功耗AVR微处理器上Quark哈希算法优化实现

哈希算法被广泛用于数据完整性检测。在物联网数据完整性检测中,现有标准哈希算法的软硬件开销仍需进一步降低。从低功耗AVR微处理器的特点出发,通过基于字节的压缩函数变换操作和基于布尔运算特点的函数优化,以AVR ASM为开发语言环境给出了Quark哈希算法的优化实现,在算法实现的处理速度和存储开销上取得较好的平衡。     

可信硬件平台的设计与实现

针对TCG可信平台的核心可信度量根不明确、缺乏有效的端口控制、对外接口速度低等缺陷,设计并实现了一种安全增强的可信硬件平台。该平台在借鉴TCG可信平台体系结构的基础上,以可信平台控制模块为核心可信度量根,解决了信任根的保护问题,同时实现了基于身份的I/O端口硬件控制,从而具有了更安全的可信启动、I/O有效控制等优点,可用在对可信安全要求较高的环境中。     

可重构路由单元软件体系结构的研究与实现*

对可重构路由单元中软件体系结构进行了初步探讨,提出了支持多网融合环境下的可重构软件架构的模型、实现方案并对关键技术进行了研究。该技术方案可保证在现有的多网融合的运行环境中实现标准化的功能扩展,使得路由单元的服务支持可重构特性。     

Kerberos协议在可信平台下的设计与实现

为了解决Kerberos协议缺乏对计算机网络终端的保护的问题,引入可信计算技术对协议进行安全加固,加入对客户端完整性的验证,将数字签名引入传统的票据中,以保证客户端的完整性和密钥的安全性;在Linux下搭建可信计算平台,通过调用TPM功能,实现Kerberos协议的可信安全加固方案.验证平台表明,使用可信计算平台技术对Kerberos协议进行安全加固是切实可行的.     

SM4国密算法的异构可重构计算系统研究

随着互联网的数据量呈爆炸式增长,以纯软件方式运行的SM4算法速度慢、CPU占用率高,而基于Verilog/VHDL实现的现场可编程门阵列或专用集成电路存在灵活性差、升级维护困难等问题。为了解决上述问题,提出了一种SM4国密算法的异构可重构计算系统的设计方案,采用高层次综合和异构可重构技术,通过优化数据内存分配与传输、优化循环、矢量化内核以及增加计算单元等方式,设计了SM4算法电子密码本模式和计数器模式的定制计算架构,并将该系统部署在FPGA异构平台。实验结果表明：SM4-ECB和SM4-CTR两种主流工作模式的定制计算架构在Intel Stratix 10 GX2800上,吞吐率分别达到109.48 Gbps和63.73 Gbps,是Intel Xeon E5-2650 V2 CPU上对应模式吞吐率的232.63倍和141.62倍。以此核心模块(包含数据输入、加解密、输出)的整体异构可重构计算系统的性能也分别达到了纯软件方式的4.90倍和3.56倍。该方案不仅实现了针对特定模式进行定制加速,而且可以通过硬件重构灵活支持不同的计算模式,兼顾了系统的灵活性和高效性。