多核处理器Cache一致性的改进

针对Cache目录一致性协议,提出一种Home自稽查和私有数据本地访问的方法。利用Cache写机制同步更新Home过程,增加Home稽查流程来判断Home Core工作状态,并通过广播使副本数据无效的方法来解决Home Core异常带来的Cache不一致问题;通过静态区分本地和共享数据,使本地数据不参与Cache一致性过程来提高访问效率。仿真测试表明,改进后的Cache一致性在数据准确性和访问效率有所提高,方案合理可行。     

片上多核处理器末级共享Cache可重用数据预测机制

为了减少片上多核处理器(Clip multi-processor,CMP)末级共享Cache中的干扰,根据应用程序的存储访问频率特性,提出了一种基于替换算法的可重用数据预测机制。当末级共享Cache的数据将被替换时,先检测此数据的历史访问信息,根据历史访问信息过滤出会被重复使用的数据,并将其保存在片上专用存储器中。仿真结果表明:本文的可重用数据预测机制将IPC(Instruction per clock)平均提高了2.9%,平均减少了应用程序中22.69%的有害替换,有效地减少了Cache抖动。     

多核处理器结构与核间通信的CMC总线设计

CMC(Core Memory Core)总线是为多核处理器或众核处理器的内部通信设计的一种高效解决方案。目前多核处理器以其性能优势取代了单核处理器,多核处理器的体系结构仍有很多的关键技术亟待解决,包括核间通信问题。讨论了目前多核处理器中使用的核间通讯技术,分析了优缺点,在此基础上提出了CMC总线。CMC总线的设计目标为只需一根握手信号线,简单的硬件逻辑,并为软件提供必要的控制接口。最后利用Modelsim SE仿真软件对CMC总线的读写进行仿真,验证了该总线作为一种高效的多核处理器核间通信方案的可行性。     

一种异构多核处理器体系结构的软件仿真

由于单核处理器的处理能力已经逼近物理极限,为了继续提高处理能力,人们将目光投向了多核处理器体系结构。在处理器体系结构的设计中,通过体系结构软件仿真技术测试新方案,修改弊端,优化设计。针对一种多核处理器,以模拟实现任务分配为着手点进行软仿真。软件模拟出一个9核处理器,并模拟出主存,忽略一些不必要的细节,达到能够运行汇编代码的目的,并且通过可视化编程,可以在仿真处理器工作时,随时查看各个核内部的工作状态,对多核处理器的工作原理有一个清晰的了解。从处理器的运行过程中,体现出多核处理器相对于单核处理器的优势。从软件仿真在短时间内就可以得出针对性的结论,体现出软件仿真在缩短多核处理器的设计周期、降低设计的硬件成本与时间成本方面的优势.     

可重构密码处理器设计思想探讨

本文探讨了可重构密码处理器的设计思想和体系结构设计方法，并证明了用这种处理器进行密码运算的灵活性和安全性。     

基于循环映射的可重构处理器设计

提出了一种适合循环任务执行的可重构处理器. 该处理器通过循环控制器实现循环的自动执行,并采用数据分发技术和不对称先进先出缓存（FIFO）技术,将可重构阵列内部数据传输效率提高8倍. 在现场可编程门阵列（FPGA）系统上验证了活动图像专家组 4的高等视频编码（H.264）中整数反离散余弦变换（IDCT）、运动估计及活动图像专家组 2（MPEG 2）中的IDCT等多种媒体核心算法. 相比于类似的结构,该可重构处理器在不增加阵列规模的情况下,性能平均提升35倍.     

一种监控多核处理器系统核状态的方法

本文主要针对目前多核处理器中核状态难以监控这一问题,分别从硬件和软件角度给出了解决方案,并通过具体的实现方法和试验说明了使用软件方法解决此问题的优越性。     

可重构媒体处理器测试程序生成技术

可重构计算是媒体处理器的发展方向,功能测试是可重构媒体处理器设计中的一个难点。本文针对可重构媒体处理器的功能测试问题,提出了一套完整的测试程序生成方法,本方法采用遗传算法以提高测试程序覆盖率。本文所提出的方法已被应用到可重构媒体处理器的设计实践中。实验结果表明:本方法能够有效地生成测试程序,所生成的测试程序的覆盖率明显高于传统方法生成的随机测试程序的覆盖率。     

可重构处理器的AVS高清解码探究

面向新型可重构处理器架构、动态配置、多任务调度和运行管理嵌入式高性能并行计算关键技术,提出了一种新的针对AVS(audio video coding standard)高清视频解码的实现方案.该方案是将AVS解码过程中的各种算法,映射到一个可重构处理器Remus(reconfigurable multimedia system)上,并通过仿真验证,在200MHz的工作频率下,实现了1080p的AVS高清码流实时解码(30f/s).基于可重构处理器的AVS解码实现方案,比目前市场上已存在的基于ASIC的多种高清解码方案具有更好的灵活性,而具体到解码过程中的典型算法,特别是循环计算,比现有的已提出的硬件加速器具有更好的加速性能.     

可重构媒体处理器配置信息优化生成技术

为降低可重构媒体处理器任务编译器设计中系统配置代价,有效提升配置信息的配置效率,提出了一种新的配置信息优化生成方法。该生成方法在对输入的数据流图进行独立子图搜索和子图同构判定得到各类子图的属性的基础上,对配置模板生成步骤增添约束来生成全等的配置模板以提升系统的配置性能。本文方法已被应用到可重构媒体处理器任务编译器的设计实践中。实验结果表明:本文方法能够有效地生成优化的配置信息,所生成的配置信息的配置性能明显优于传统贪婪方法生成的配置信息。     

关于低速动平衡方法的探讨

转子找动平衡的方法有很多,本文总结了作者在实践中探索出的一种找低速动平衡的方法。遵照该方法,可逐步逼近所要求的动平衡精度,方法可靠,便于掌握。     

高并行性能Intel Core i7多核处理器及其关键技术研究

介绍了Intel Nehalem多核处理器微架构的组成及其独特的三级缓存模式,同时针对并行计算机对处理器在计算性能(Gflops)和能耗比(Mflop/W)两方面的特殊要求,介绍了Nehalem Core i7处理器所采用的一些关键技术,如超线程,QPI总线,内核加速模式和SSE4.2指令集等,这些技术对高效使用并行计算机是非常必要的.     

一种渐变的多核共享Cache划分算法

针对多核共享Cache动态划分技术存在硬件存储开销较大、划分颠簸等问题,提出了一种渐变的多核共享Cache动态划分算法。渐变算法旨在追求最优划分性能的同时,减小划分机制实现的硬件开销。渐变算法采用基于组相联Cache路的划分机制,每次划分时最多只允许1路的Cache转移。具有硬件存储开销小、划分稳定、易于实现等特点。例如,对于1MB的16路组相联L2Cache,渐变的Cache动态划分机制仅增加0.01%的硬件存储开销,与UCP方法比较,增加的硬件存储开销可减小至6.25%。     

提高大功率伺服控制系统低速特性的方法

在轻载或空载时由于存在大的功率损耗,双极性PWM控制只能被应用于中、小功率伺服控制系统.通过采用SKHI22AH4模块并选择合适的开关频率,使双极性PWM控制能够较好的应用于大功率系统,并在工程中简便易行.最后通过分析和计算确定其驱动结构和开关频率.实验结果表明双极性PWM控制能改善伺服系统的低速特性,大大减少功率转换损耗并且能提供多种电路保护.     

一种新型低功耗触发器的设计

介绍一种新型低功耗触发器的设计方法，这种新型的双门控触发器克服了原门控触发器只有在输入信号跳变比较慢或基本不跳变时才满足低功耗要求的局限性．这种双门控的触发器可以用于原门控触发器所适用的所有低功耗电路或标准单元库的设计．     

低功耗、低复杂度TURBO码实现研究

提出了一种改进的TURBO码算法,该算法改进了传统算法的路径度量的运算和可靠度的运算,可以显著地减少TURBO解码器使用的硬件资源,存储器的使用是传统算法的一半。根据改进的算法,该文还提出了一种新的加比选运算单元,综合结果和功耗分析显示,新的ACS单元面积和功耗分别是传统ACS单元的32.7%和26.8%。     

低温余热发电的电路设计

针对低温余热发电装置发出的电能电流小、电压低的问题,采用MAX669变换芯片、UC3906控制芯片、CD4047驱动芯片。实现低压直流电能的DC—DC升压、储能和DC—AC逆变．结果表明,电路的转换效率达到了90％以上,为小功率电能的使用提供了一种结构简单、易于实现、性能可靠的实现方式．     

电站锅炉低负荷水循环可靠性试验

论述了在１００ＭＷ机组电站锅炉所作的低负荷水循环试验。试验的主要目的是检验在低负荷运行时水循环的可靠性。试验结果表明：７０％以上电负荷运行不会出现水循环问题；５０％电负荷滑压运行，也不会出现水循环问题；５０％电负荷定压运行则水循环可靠性较差，不宜长期运行；４０％电负荷不宜运行。     

性能修复型星座快速重构方法研究

针对连续多颗卫星失效组合,以最大不可视时间为评价指标,提出了调整相邻卫星、均匀相位和均匀星座3种星座重构策略;综合考虑燃料消耗和重构时间,提出了以总重构时间最小为优化目标的卫星星座快速重构构型优化设计方法;仿真验证了星座快速重构方法能够迅速有效地修复受损星座的覆盖性能。     

低压智能化并联有源电力滤波器的设计

通过电磁暂态仿真软件PSCAD/EMTDC验证了并联有源电力滤波器的谐波检测算法及滞环控制算法,论证了并联有源电力滤波器主电路中最重要的参数直流侧电容电压设计原则,并在TMS320LF2407中设计了有源滤波器的软件结构.实验表明,基于瞬时无功功率理论的检测算法能满足并联有源电力滤波器的谐波提取要求,直流侧电容电压需要达到一定值才能控制输出指令电流.