FIR数字滤波器设计与仿真

针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32％的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.     

Optimized Implementation for Wave Digital Filter Based Circuit Emulation on FPGA

A binary tree representation is designed in this paper for optimization of wave digital filter (WDF) implementation. To achieve this, an equivalent WDF model of the original circuit is converted into abinary tree representation at first. This WDF binary tree can then be transformed to several topologies with the same implication, since the WDF adaptors have a symmetrical behavior on their ports. Because the WDF implementation is related to field programmable gate array (FPGA) resource usage and the cycle time of emulation,choosing a proper binary tree topology for WDF implementation can help balance the complexity and performance quality of an emulation system. Both WDF-FPGA emulation and HSpice simulation on the same circuit are tested. There is no significant difference between these two simulations. However, in terms of time consumption, the WDF-FPGA emulation has an advantage over the other. Our experiment also demonstrates that the optimized WDF-FPGA emulation has an acceptable accuracy and feasibility.     

用于FIR滤波器设计的共同子表达式消除新方法

提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销. 该方法通过在等权重的系数位中选择子表达式, 然后消除不等权重的共同子表达式, 减少加法器数量的同时确保了加法器的平均位宽较小. 另外, 该方法基于折叠直接型结构, 相对于采用转置型结构的传统方法减少约50%的寄存器开销. 针对如何寻找最优的共同子表达式, 介绍了一种低复杂度的矩阵搜索过程. 实验结果表明, 该方法相较于已有的H-CSE方法平均减少46%的电路面积以及69%的功耗; 相较于V-CSE方法平均减少45%的电路面积以及68%的功耗.     

结构健康监测系统中FIR滤波器的设计

针对结构健康无线传感器网络监测系统中,需要对节点数据进行预处理问题,采用FPGA（field-programmable gate array）为硬件平台,设计了FIR（finite impulse response）数字滤波器,对节点的数据进行数字滤波处理.设计中利用MATLAB/Simulink、DSP Builder软件对数字滤波器进行建模、滤波系数计算、系统模型仿真和生成相应的VHDL工程文件;利用Quartus-II软件对工程文件进行综合、编译和调试,并且生成相应的底层原理图模块.通过对1 kHz和4 kHz的两个正弦波混合信号进行仿真滤波表明,4 kHz的高频干扰信号被有效地滤除,实现了FIR滤波器的性能.将生成的VHDL代码下载到FPGA中,实现了基于FPGA的FIR滤波器设计.     

基于FPGA对称型FIR滤波器的设计与实现

在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusⅡ进行仿真实现.实验结果表明,该方法和传统的移位相加乘法器和直接结构的FIR滤波器相比,这种方式在性能上有着明显的优势,具有使用逻辑单元少,执行效率高的特点.可以在以后的设计中作为子模块使用.     

基于CPLD的线性相位FIR滤波器优化设计

通过建立有限脉冲响应(FIR)滤波器的离散数学模型，提出了基于复杂可编程逻辑器件(CPLD)的FIR滤波器的一种优化设计方案和新算法。实验结果表明，系统响应速度快，占用硬件资源小，在保证线性相位的前提下，具有良好的控制精度。     

基于FPGA的FIR数字滤波器的设计与实现

文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理,提出了一种基于FPGA的高效实现方案。该方案用Matlab工具确定滤波器的系数,然后用VHDL语言实现了16阶常系数FIR滤波器,并用MAX＋plusII软件对滤波器进行了逻辑仿真,结果满足滤波器性能指标设计要求。     

高效实时的抽取滤波器的FPGA实现

介绍了分布式算法实现乘积和运算的原理及工程上的实现方式,提出了适合现场可编程门阵列器件基本查找表结构的改进分布式算法,通过计算机仿真,在具体器件上实现了抽取滤波器。实验结果表明:该分布式算法结构可以充分利用现场可编程门阵列器件的资源,并且只引入固定的流水线延迟,具有很好的高效性和实时性。     

地面数字电视系统中内交织器的FPGA实现

在地面数字电视系统中，广播信道存在着突发噪声干扰和随机噪声干扰，而且前者的危害甚于后者。交织就是把集中的突发噪声引起的差错，按一定规律均匀分散给各码字，提高总体差错控制能力。该文介绍了DVB—T地面数字电视系统中内交织的原理和算法，并在此基础上，利用FPGA器件实现内交织器中的比特交织和符号交织。提出了一种新的数字信号测试方法-SignalTap。最后，经过仿真和硬件测试，得到预期的设计结果。     

一种用时变FIR滤波器实现宽带恒定束宽波束形成器的方法

提出了一种获得宽频带恒定束宽波束形成器的方法，并针对该方法的特点，设计了独立的硬件结构和相应的数据输入结构。用具有时变脉冲响应的FIR滤波器完成对多路信号的不同滤波；用环形联接的移位寄存器完成对滤波结果的求和运算。简单而高效地实现了多个滤波器输出的累加和分批滤波处理结果的批间衔接。并针对该法进行了性能分析，给出了实现实例。     

现场可编程门阵列与单片机结合的数字示波器的设计与实现

将现场可编程门阵列与单片机相结合来设计数字示波器,由现场可编程门阵列进行信号采样,单片机实现LCD显示和键盘操作.实验表明实时采样频率和等效采样频率覆盖范围为1kHz～100MHz,输入阻抗大于1MΩ,且外围电路简单,极大地减少了被测信号所受干扰.     

一种改进DA算法的成型滤波器设计

针对高速、高阶成型滤波器的实现问题,在传统分布式DA算法的基础上,提出一种改进算法.利用升采样过程中内插零的结构特点,使用逻辑单元LUT代替存储ROM,减少了有效地址位数,提高了寻址速度;利用表分割算法和滤波器系数的对称性,并通过增加流水线结构,进一步节约了存储资源的消耗,提升了运算速度.通过与商用FIR IP核(DA算法)的实测对比,所提算法最大实现速率有所提高,且在高阶滤波器设计时不受硬件ROM大小和数量的限制,有效改善了逻辑资源的使用情况.     

EDA技术在电子设计中的应用

电子设计自动化（EDA）的产生给电子设计领域带来一个全新的理念,它是电子设计发展的必然趋势,文中简要的介绍EDA技术的发展与特点,讨论了EDA进行电子设计的一般方法、常用工具、实现器件及注意事项,最后给出了一个设计实例。     

FPGA芯片在任意时序控制器中的应用

选用FPGA器件开发了任意时序控制系统，实现了任意时刻多点同时输出的时序控制。实践证明，该系统能准确地进行时序控制，可以不修改硬件，而进行在线编程时序控制，文中介绍了其设计思想、层次结构和软件编程。     

一种专用集成电路功能测试仪的设计与实现

采用现场可编程门阵列（ＦＰＧＡ）技术设计与实现了一种低成本、高性能的专用集成电路（ＡＳＩＣ）功能测试仪——ＮＰＵＡＳＩＣ测试仪。测试管脚多达１２８路，每路独立可编程，具有多种测试模式，可测试静态和动态芯片，并具备初步的速度测试能力。该测试仪是在ＩＢＭＰＣ及其兼容机上开发的，操作系统为ＤＯＳ；测试环境成熟，提供了与Ｃ兼容的高级测试语言，并可与当前几种广泛使用的电子设计自动化（ＥＤＡ）工具接口。     

数字化控制下的CLLC变换器同步整流策略

提出了一种适用于数字化控制的双向CLLC变换器同步整流策略。采用差分比较电路、高频变压器和高速比较器,将主回路电压电流信号转换为数字信号,输入现场可编程逻辑门阵列,完成同步整流控制。实验结果表明,该方法简单有效,最多可以提高变换器5%的转换效率。     

复杂背景下的实时手势分割算法及其硬件实现

在分析肤色的信息特征和手势的运动特性基础上,构建一种基于肤色集、运动集、模糊手势集的手势分割及跟踪算法并采用硬件实现.该算法对颜色空间建立肤色集和对视频流空间建立运动集,通过模糊运算得到模糊手势集,其中加入跟踪算法和背景实时更新,克服了复杂背景和光照因素的干扰.整个算法在现场可编程门阵列(FPGA)上实现,利用流水线和并行处理技术实现了手势的实时分割和跟踪.实验结果表明,该方法有较好的准确性、实时性和鲁棒性,在系统时钟100 MHz时,对640×480分辨率的图像可实现100帧/s的处理速度.     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用     

基于输出误差预测的模糊预测PID控制及应用

针对实际工业过程中普遍存在的非线性特性,采用T-S模糊模型来描述复杂的非线性系统.利用模糊聚类算法在线竞争学习模糊规则的输入区域中心,并按预先规定的规则之间的重叠度在线确定每条规则的输入区域半径,而模糊规则结论中的参数则由递推最小二乘(RLS)算法得到,得到的模糊局部线性化模型作为每个时刻的受控自回归积分滑动平均(CARIMA)模型.结合广义预测控制(GPC)的思想和有限脉冲响应滤波器,提出了一类新型的模糊预测PID控制器的实现方法,解决了一般预测PID控制器设计当中对系统模型阶次的限制问题.仿真算例说明了该方法的有效性和实用性.     

基于混沌文件加密系统的设计与实现

在通信和云盘存储等应用领域中,电子文件加密是增强信息安全,防止网络盗窃的重要途径.本文提出一种新的加密方法及其加密系统的硬件实现,采用混沌反控制理论设计两个三维离散时间混沌系统,在两个混沌系统中各取一个状态变量相乘和取模后对文件进行加密,并对加密算法进行安全分析.为使加密文件保持原有的格式,加密系统只加密文件的数据部分,不加密格式部分,从而避免因格式破坏导致格式不兼容的问题.加密系统主要基于片上可编程芯片（SOPC）实现,其中加密算法由FPGA实现,以太网通信由ARM核实现.实验结果显示,电子文件能够正确加密和解密,加密文件仍然保持格式兼容,表明该方法具有良好的安全性能及技术可行性.