可编程多协议串行通信接口设计

分析了网络协议测试仪的串行通信接口功能,设计了一种可编程多协议串行接口电路.该电路以SP505多协议串行通信收发器和ispLSI2064E可编程逻辑器件为核心,通过CPU在线设定工作方式和接口协议.电路成功地应用于WPT-2000广域网协议测试仪,经美国安捷伦的J2300-E ADVISOR协议测试仪测试,功能完全满足广域网络测试要求.     

基于高性能数字芯片的多协议可编程接口设计

设计并制作了一种基于SMIC18混合信号工艺,可用于高性能数字芯片中的多协议、可编程输入接口电路.Cadence SPECTRE仿真及测试结果表明,电路可以在多种不同的JEDEC标准协议下工作并自由切换,并加入可控延迟,根据不同协议,电路可以编程选择不同的输入缓冲路径,在同一模块上集成10种JEDEC协议标准.电路同时可以在高至200 MHz的HSTL协议下工作,也可以满足LVTTL等协议的5 V耐压需求.     

可编程系统芯片的设计构架

本文介绍了可编程系统芯片PSoC的设计构架，包括PSoC的内核、数字模块、模拟模块的组成和构造，以及使用PSoC混合信号阵列中的模块可以构造的用户模块和功能模块。最后介绍了“动态重构”的概念。     

通信芯片系统中一种多协议数据处理方法

本文提出了一种在通讯FPGA/ASIC芯片系统中,利用报文控制信息传输多协议数据的方法.该方法有利于芯片设计的模块化,有利于芯片内数据流处理的标准化,并可提高模块的重复使用性.     

通信芯片系统中一种多协议数据处理方法

本文提出了一种在通讯FPGA/ASIC芯片系统中,利用报文控制信息传输多协议数据的方法。该方法有利于芯片设计的模块化,有利于芯片内数据流处理的标准化,并可提高模块的重复使用性。     

用 EPLD芯片 ATV750设计的一种可编程计数器

ATV750是ATMEL公司生产的一种可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device)。用ATV750设计的可编程计数器,具有模值范围大的特点,文中给出了用ATV750设计的可编程计数器的设计原理和方法,同时给出详细的源程序。     

一种串行时钟芯片的设计与实现

文章介绍了一种高性能低功耗并且带RAM的串行时钟芯片的设计与实现。介绍了该芯片的内部结构框图 ,给出了让芯片完成不同功能的控制指令和使用中数据传输的格式     

Actel利用ARM7使能的Fusion融合可编程系统芯片简化嵌入式设计

为了进一步简化嵌入式系统的设计，Actel公司计划推出扩展的设计基建，为其单芯片M7AFS器件——即公司屡获殊荣的混合信号Fusion融合可编程系统芯片（PSC）的ARM7使能版本——提供最全面的支持。     

多芯片组装技术工艺与设计

主要论述了多芯片组装技术的设计及制造.提出目前我们发展微组装技术的主要工艺及设计技术.     

一种多协议串行通信接口的设计方法

文章对多种协议串行通信进行了分析与讨论 ,给合Linear公司生产的多协议串口芯片 ,针对传统串口通信实现中的问题以及实际的广域网串行通信的需求 ,提出了一种多协议串行接口的设计实现方法。     

一种基于总线协议芯片的PCI总线模块的设计方法

PCI总线由于其吞吐量大,系统可扩展性强等优点在工业领域被广泛采用。本文介绍了一种基于PCI9054接口芯片实现PCI接口与用户自定义接口的转换方法,该方法具有成本低,通用性强和缩短设计开发周期等优点,对工程研制有较强的借鉴意义。     

一种高性能可编程衰减器设计

可编程衰减器位于基站和终端之间,通过对射频信号的衰减控制,实现对无线信号的模拟,从而实现对测试场景的模拟。可编程衰减器提供多个数控接口,从小到大可以构建各个层次的测试网络。所构成的衰减矩阵通过模拟空口信道实现移动、切换、覆盖等多种测试项。     

多路接口与E1协议转换器设计与实现

针对通信带宽越来越高,低速设备无法连接到高速的E1线路的问题,提出了一种基于可编程逻辑器件FPGA、嵌入式微处理器MPC875的多路接口与E1协议转换器的设计,给出了硬件原理框图及主要元器件的选型,并对多路接口数据调度方法、空时隙处理策略、FPGA结构设计、软件设计流程进行了详细说明。通过实现RS 232,RS 449,V.35三路接口与E1的协议转换,证明该方案是可行的。     

一种新型低功耗多功能漏电保护器芯片的设计

提出了一种新型漏电保护芯片,使用0.6μm CMOS工艺、数模混合信号设计.与传统的漏电保护芯片相比,该设计功耗低(10mW),数字延时响应确保控制保护的精确性,且实现了多功能集成(如漏电/过压/过流的检测与保护,自动切换).此外通过可编程端,该芯片可以用在三级保护的不同场合,同时运用数字电路对输入信号的检测,提高了芯片的抗干扰性.     

一种新的四模式电荷泵电路的设计与实现

提出了一种可应用于白光LED驱动芯片的1x/1.25x/1.5x/2x四模式电荷泵电路,采用三相开关时钟信号,从而获得四种电压转换模式。使用CSMC0.5μm工艺流片,分别对基于典型三模式和上述四模式电荷泵设计的白光LED驱动芯片进行比较,结果表明,基于所设计四模式电荷泵的白光LED驱动芯片,在输入电压2.8～3.4V范围内,以1.25x转换模式取代典型的1.5x转换模式,可使驱动芯片效率提高13%。     

一种基于HDTV信源集成解码芯片的RTOS的设计与实现

随着系统集成芯片（SOC）设计复杂度和上市时间等要求的提高，实时操作系统已成为SOC设计中的重要组成部分。HDTV信源集成解码芯片中的实时操作系统负责对进出芯片的数据进行管理，芯片上实现多个实时任务的同步和调度。本文介绍一个以较小内核实现的多任务实时操作系统Iota，它将总线的调度部分的转移到硬件实现，并针对解码芯片设计并实现了多任务混合调度算法。为提高系统的健壮性，Iota还具有一个简单的存储保护策略。     

一种低功耗图像压缩芯片的设计与实现

设计实现了一款低功耗小面积的JPEG图像压缩芯片.该压缩芯片采用4×4分块方式,每个4×4块的一维DCT运算只需要1次乘法.二维DCT中间转置结构采用一种新颖的实现方式,与传统的实现方式相比,减少了37.5％的延时和51％的面积.设计的电路采用UMC18工艺流片实现,芯片的面积和功耗分别为0.46 mm2和0.9 mW.测试结果显示,该图像压缩芯片可以在实现较高压缩比(大于80％)的同时获得较好的图像质量(PSNR大于30 dB).     

一种低功耗时钟芯片的设计与实现

本文讨论了一种低功耗时钟芯片的设计与实现。通过分析CMOS电路功耗产生原因,给出了详细的低功耗实现方案。流片后测试表明该芯片工作电流0.17mA,满足低功耗要求。     

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试,降低芯片测试的复杂性及成本,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较,该模型具有结构简单、多接口、高效率、调试使用方便等特点,本文对此CPU模型的设计思想,结构作了介绍和分析。     

"炎黄一号"WSC1115多视频格式转换芯片的设计与实现

介绍了一种新型的超大规模、深亚微米、模数兼容的视频格式转换芯片的设计与实现。该芯片的设计,创造性地从理论上解决了数字图像处理中的多个实际问题并将这些算法有机地结合在一起,用经济的高集成芯片技术,完成实时高速低功耗集成电路设计,还介绍了芯片设计流程和主要EDA软件开发系统。