基于FPGA的视频采集与显示模块设计

介绍了视频采集与显示的基本原理,给出了选用VerilogHDL语言设计Video_to_VGA模块,并由视频解码芯片ADV7181输出数字视频信号以进行显示的设计方法。该方法中的Video_to_VGA由ITU_R656解码模块和YCbCr2RGB模块组成,可用于通过ADV7123进行VGA显示。     

CAN总线汽车仪表研究

在CAN总线技术的基础上,研究和设计了一款CAN总线汽车仪表。该仪表采用Luminary公司的LM3S2948处理器,由信号采集模块、数据处理模块和显示模块组成仪表硬件平台,并通过编程实现数据接收、处理以及显示。该设计利用CAN总线将仪表纳入整个车身网络,通过对CAN总线数据和各传感器数据的读取、处理和显示,实时反映车辆工况。该仪表极大简化了设计电路以及设计成本。实验结果表明：该仪表的现实误差为2．31％,低于标准中规定的5％,因此,该仪表完全满足数据可靠性及实时性要求。     

CAN总线汽车仪表研究

在CAN总线技术的基础上,研究和设计了一款CAN总线汽车仪表.该仪表采用Luminary公司的LM3S2948处理器,由信号采集模块、数据处理模块和显示模块组成仪表硬件平台,并通过编程实现数据接收、处理以及显示.该设计利用CAN总线将仪表纳入整个车身网络,通过对CAN总线数据和各传感器数据的读取、处理和显示,实时反映车辆工况.该仪表极大简化了设计电路以及设计成本.实验结果表明:该仪表的现实误差为2.31%,低于标准中规定的5%,因此,该仪表完全满足数据可靠性及实时性要求.     

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码。     

H.264视频解码芯片中视频控制器的设计

本文介绍了应用于H.264解码专用芯片的视频控制器模块的设计方法,详细分析了其工作原理和设计思想,以及设计中的一些特殊技术。该模块实现了YUV转RGB信号的色度空间转换,并通过重采样实现了对原始视频图像的整数、分数的格式转换。采用该模块的H.264解码专用芯片可以应用于液晶电视和需要数字图像缩放的各类显示屏中。     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

嵌入式会议终端的电话模块设计

针对视频会议终端在网络出现故障时无法进行视频通话的问题,基于传统视频会议终端设备设计了一款集成电话功能的会议终端设备,该设备采用海思平台和红外技术,主要由编码模块、解码模块、电话语音模块等组成,编码模块将设备采集的音视频信号转换为IP数据,并传送到IP网络中;解码模块接收IP网络中的数据,并解码为音视频信号在本地播放;电话语音模块将设备采集的音频信号转换为电话数据,并传送到PSTN网络中。经实验验证,该系统实现了视频会议和电话语音保底功能。     

基于TMS320DM6446的嵌入式视频处理模块硬件设计

采用TI公司的DaVinci系列芯片TMS320DM6446为主芯片设计了一套视频处理模块,该模块通过高速视频解码电路对模拟视频信号进行数字化处理,由DSP（数字信号处理器）芯片对数据进行处理,从而实现实时处理和输出。详细介绍了视频处理模块的硬件设计方案,主要涉及到视频解码芯片TVP5150、FPGA（现场可编程门阵列）及DSP等,还包括视频协处理电路和网络通信及接口电路。所提出的系统设计方案满足嵌入式视频处理要求,可作为最小的独立视频处理系统运行。     

H.264/AVC解码中帧内预测的硬件实现

根据H．264／AVC的特点，设计出一种适合于帧内预测解码的硬件实现方式，并且引入了帧场自适应模式，有利于提高解码效率，并将该结构配合其他设计好的解码器模块，在FPGA上实现了标准清晰度的H．264视频的实时解码。     

基于TVP5150的低功耗视频解码模块

模拟视频信号解码既是视频应用的重要部分,又是后级数字信号处理的基础。为了适应于便携式设备的发展,研究了一种以TI公司的视频解码芯片TVP5150为核心、MSP430F2013单片机为控制器件的低功耗视频解码模块。单片机控制TVP5150的I^2C总线以及与PC机的串口通信。文中主要阐述了系统硬件设计、PC机与单片机通信软件设计（包括PC机部分和单片机部分）、单片机I^2C总线控制软件设计以及模块输出信号的说明等。本模块的模拟视频信号解码为符合ITU-R BT656标准的数字YCbCr信号,具有良好的应用前景。     

基于AM-OLED的汽车仪表显示

分析了汽车仪表发展趋势,对AM-OLED与其他显示面板进行比较,提出了基于AM-OLED的汽车仪表显示方案。仪表信息经嵌入式处理器处理后以数字视频形式输出。FPGA接收视频信号,采用分形扫描方式控制AM-OLED面板显示图像。在AM-OLED上显示的汽车仪表图像清晰度高、对比度强、色彩亮丽。     

数字视频采集回放系统的SoPC设计

介绍了一种基于SoPC技术的嵌入式数字视频图像采集控制模块的设计方案,通过在CycloneⅡFPGA上配置NiosⅡ软核处理器、ADV7181的I2C配置模块、视频图像采集模块、视频图像解码及颜色转换等相关接口模块来实现硬件平台,并利用Altera公司的软件集成开发环境NiosⅡIDE进行软件设计来控制整个采集流程.对...     

基于FPGA的H.264解码IP核中CAVLC熵解码模块的设计

提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS Ⅱ软件处理器为内核的SOPC系统进行了优化,对CAVLC熵解码进行了优化。CAVLC熵解码模块硬件加速的方法,与无硬件加速的NIOS Ⅱ软件解码方法相比,缩短了解码耗时,使基于FPGA的H.264视频实时解码和播放成为可能。     

基于FPGA机载实时视频图形处理系统的设计

给出了某机载实时视频图形处理系统的硬件电路设计方案,以XC5VFX70T FPGA作为核心处理器,实现了对DVI及PAL等多种格式视频信号的解码、实时处理以及输出。系统电路设计简洁,具有较强的灵活性和扩展性。文中介绍了系统的硬件整体架构,论证了视频编解码模块和视频缓存模块的硬件设计方案。实际测试结果表明,系统能够流畅地...     

基于FPGA的H.264解码IP核中帧内预测模块的设计

提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS II软件处理器为内核的SOPC系统进行了优化。对帧内预测进行了优化。帧内预测模块硬件加速的方法,与无硬件加速的NIOS II软件解码方法相比,缩短了解码耗时。该方法使基于FPGA的H.264视频实时解码和播放成为可能。     

基于TMS320DM6467的移动视频服务器的硬件设计

以TI公司生产的基于达芬奇技术的最先进的媒体处理器TMS320DM6467作为核心处理器。该设计根据TMS320DM6467内部的视频编解码模块、以太网模块与VPIF视频接口,采用多路视频解码器TVP5158与千兆以太网收发器ET1011C,建立了移动视频服务器的输入与输出系统,实现了对移动视频的采集与发送。     

基于DSP的H264数字视频服务器设计

视频监控技术已应用到越来越多的方面,特别是对安全防护要求较高的场合,视频监控成为不可缺少的工具。论文针对安防监控视频实时性高、便携性强的要求,探讨了基于DSP硬件平台实现H264数字服务器的设计,其中包括了服务器端视频采集模块,H264编码以及TCP传输的部分以及客户端解码的部分。调试结果表明系统达到了设计要求。     

基于机顶盒VoIP语音解码模块的设计与验证

随着三网融合和机顶盒行业的发展,机顶盒应用功能的扩展已成为机顶盒厂商取得行业竞争优势的重要途径。本文基于重庆微电子有限公司机顶盒VoIP项目,提出一种VoIP解码模块的设计方案,重点探讨了影响机顶盒VoIP解码端实时性和语音质量的主要因素,并根据这些因素从语音编解码算法选取、解码端缓存方案,终端控制策略3个角度给出解决方案。最后,结合项目其它模块资源对VoIP系统进行测试,验证了机顶盒VoIP解码模块设计方案的可行性,为项目后续开发奠定了基础。     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...