一种多级可调的改进型CTLE均衡电路

针对高速串行链路中信号频率补偿的过均衡及欠均衡问题，基于TSMC 0.11μm CMOS工艺设计了一种增益带宽可调的改进型均衡器电路。该均衡器采用以有源电感为负载的二级放大器结构，有效补偿高频损耗的同时，减小了面积和功耗，并与三级Boost电路进行级联，实现对不同衰减信道的补偿，提高数据的完整性以及后级采样的准确性，进一步改善了均衡效果。仿真实验结果表明，所设计的线性均衡器低频增益在6.26～24.2 dB范围内8级可调，1.5～2 GHz内高频增益在28.9～40.2 dB范围内32级可调，电路整体版图面积仅为463μm×230μm。     

一种用于背板传输的6.25 Gbps均衡和预加重电路设计

利用0.35μm SiGe BICMOS工艺,设计了一种接收均衡和发送预加重电路。均衡部分采用2级级联的连续时间线性均衡器,补偿由于传输通道损耗带入的信号高频分量衰减。预加重部分采用了一种新型的开关电容式,电流注入结构进行比特位预加重,对高频信号进行预补偿,以降低由于信道衰减造成的ISI。测试结果显示该电路速率范围可达DC~6.25Gbps,均衡器最大可补偿-14dB@3.125GHz的信号衰减,驱动器输出预加重比例为6dB。     

基于65nm工艺的双模自适应连续时间线性均衡器设计

描述了一种双模自适应连续时间线性均衡器(CTLE)的结构和电路设计。提出了一种结合HF-Boost、DC-Degeneration模式的双模CTLE,在5 Gb/s数据速率下提供最大的14 dB信道损耗补偿能力。该CTLE能够手动调节,也能进行基于二维眼图监视器算法的完全自适应调节。给出了均衡器电路的晶体管级设计和自适应算法引擎的模块级设计,并给出了仿真和测试结果。芯片采用65 nm高性能CMOS工艺制作,低剖面四边形平面封装。     

一个用于背板通信的24Gb/s高速自适应组合均衡器

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器（Continuous Time Linear Equalizer,CTLE）和2抽头判决反馈均衡器（Decision Feedback Equalizer,DFE）的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方（Least Mean Square,LMS）算法电路控制DFE系数的自适应.电路采用IBM 0.13μm BiCMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm²,在3.3V的电源电压下,功耗为624mW.     

应用于多模接收机的低功耗可编程增益放大器

针对多模接收机的应用,提出了引入一条闭环伪通路技术结构的可编程增益放大器,在保持一定的线性度及噪声性能的基础上,以较低的功耗实现较大的带宽.该电路增益步长为2 dB,增益变化范围1～39 dB.电路中内嵌了直流失调消除模块防止直流漂移引起的阻塞.芯片采用SMIC 0.13 μm 1P8M RF CMOS工艺实现.测试结...     

基于系数可调FFE的10 Gb/s发送端的设计

采用SMIC 40 nm CMOS工艺,设计了一种工作在10 Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构,使用数字模块搭建,降低了功耗,并通过设计使采样时钟位于输入的最佳采样点,抑制了毛刺的产生。FFE均衡器采用结构简单的TSPC类型D触发器、低功耗的选择器和系数可调节抽头加法电路,使信号达到均衡效果,补偿信道的衰减。仿真结果显示,电路稳定工作于10 Gb/s,在1.1 V电源电压下功耗仅为30 mW。     

一种6.25 Gb/s模拟自适应均衡器的设计

采用标准0.18 μm CMOS工艺,设计了一种速率达6.25 Gb/s的自适应模拟均衡器。均衡滤波器单元采用一种改进的有源负反馈结构,增加了高频补偿带宽和补偿范围。自适应回路具有自适应检测功能,能够根据不同的信道损耗产生不同的控制电压,用于调整均衡滤波器,进行高频补偿。对于标准的FR-4印刷电路板,在4 GHz处,该均衡器能够补偿高达16.97~24.87 dB的轨线损耗,可以有效减小非理想信道引起的码间串扰,并降低误码率。仿真结果表明,电路工作正常,经过FR-4线畸变的6.25 Gb/s伪随机信号通过均衡器后的峰峰值抖动小于0.3 UI。     

FMT系统中的迭代信道估计和Turbo均衡

在滤波多音调制(FMT)系统中,为了消除由于原型滤波器非理想重构特性和多径信道所导致的符号间干扰,提出了一种联合迭代信道估计和Turbo均衡的FMT系统接收方法,通过对FMT系统中每个子信道的等效冲激响应进行迭代估计,然后采用基于线性滤波器结构的Turbo均衡器来消除符号间干扰.仿真结果表明,不论采用QPSK调制方式还是16QAM调制方式,经过2次以上的迭代后,相比较于传统的判决反馈均衡算法,新算法的误码率性能得到了大大改善.     

一种应用于直接变频WLAN接收机带数字辅助直流失调消除功能的可变增益放大器

本文提出了一种包含数字辅助直流失调消除(DCOC)功能,应用于直接变频无线局域网接收机的可变增益放大器(PGA)电路。该PGA采用0.13微米标准CMOS工艺实现,芯片面积0.39平方毫米,在1.2伏电源电压下的功耗为6.5毫瓦。通过采用单环路单数模转换器(DAC)混合信号直流失调消除结构,直流失调消除的最小建立时间减小至1.6微秒,同时可变增益放大器的增益能够在-8分贝到54分贝间以2分贝的步长变化。该直流失调消除环路采用了一种分段式数模转换器以在不牺牲精度的前提下降低设计复杂度,并采用了特定的数字控制算法使得环路的直流失调消除响应时间能够在快慢两种模式间动态切换,以使可变增益放大器符合无线局域网应用的要求。     

Laguerre盲均衡器的设计与仿真

现代高速卫星通信、遥感,以及远程侦查无人机的数据传输速率可达Mb/s甚至Gb/s,码间干扰和群延时不可忽视。针对卫星通信的应用,提出了一种易于实现的Laguerre算法,和有利于消除码间干扰和群时延的分数间隔结构,设计出了一种高效地盲均衡器。Laguerre算法采用有限的滤波阶数,就可以达到IIR长脉冲滤波的效果;而分数间隔均衡器（FSE）能够降低采样相位敏感性,可以有效改善由于位同步相位误差造成的性能损失,分数间隔均衡器的设计目标立足于具有较好性能和易于工程上FPGA的实现。文中通过仿真均衡前后误码增益,得到几种不同信道下的均衡器的性能理论曲线,可以为高速数传均衡器设计提供有益参考。     

基于Kalman滤波的水声混合双向迭代信道均衡算法

水声信道均衡中基于信道估计的均衡方法理论上具有更优的均衡性能,但较高的计算复杂度限制了算法的实际应用。针对这一问题,该文首先基于Kalman滤波和Turbo均衡提出一种迭代Kalman均衡器,实现了基于软符号的迭代信道估计与迭代Kalman均衡,且复杂度较常规方法降低约1个数量级。其次,针对单一均衡算法和单一方向Turbo均衡器存在的误差传递现象,设计了基于迭代Kalman均衡器与改进成比例归一化LMS (IPNLMS)自适应均衡器相结合的混合双向Turbo均衡器,提高了自适应均衡器的收敛速度和均衡性能,并通过双向均衡结构带来的增益改善了符号估计误差传递的现象。理论分析与仿真实验验证了该文算法的有效性。     

A time-multiplexed switched-capacitor CDS equalizer with reduced crosstalk layout

A new time-multiplexed switched-capacitor (TM-SC) equalizer is designed on the basis of the previously reported correlated double-sampling integrator and the crosstalk reduction layout approach, which aims at improving the performance aspects on crosstalk, gain loss, 1/f noise and offset. The equalizer, which operates at a single 3-V supply and has a filter bank with 4TM channels, has been fabricated to confirm the effectiveness of the structure using a standard 0.8-/spl mu/m CMOS process.     

8-Gb/s source-synchronous I/O link with adaptive receiver equalization, offset cancellation, and clock de-skew

A source-synchronous I/O link with adaptive receiver-side equalization has been implemented in 0.13-/spl mu/m bulk CMOS technology. The transceiver is optimized for small area (360 /spl mu/m /spl times/ 360 /spl mu/m) and low power (280 mW). The analog equalizer is implemented as an 8-way interleaved, 4-tap discrete-time linear filter. The equalization improved the data rate of a 102 cm backplane interconnect by 110%. On-die adaptive logic determines optimal receiver settings through comparator offset cancellation, data alignment of the transmitter and receiver, clock de-skew and setting filter coefficients for equalization. The noise-margin degradation due to statistical variation in converged coefficient values was less than 3%.     

A note on the modified Kalman filter for channel equalization

An application of the Kalmsn filter to equalization of a digital communication Chmnnel is described. The resultant modified Kalman equalizer (KE) is a nonlinear system in which the channel tap gain are estimated via a decision feedback approach and the state variable is estimated by a prediction process.     

Electrical Backplane Equalization Using Programmable Analog Zeros and Folded Active Inductors

In this paper, we present a low-power small-area electrical backplane equalizer using programmable analog zeros and folded active inductors. We also present a dc-offset cancellation circuit, which occupies less chip area than the traditional offset cancellation schemes. The equalizer circuit was fabricated in a 1.0-V 90-nm CMOS process. With one zero stage, the equalizer occupies 0.015-mm² chip area and dissipates 12 mW of power. At 4.25-Gb/s data rate, the equalizer provides 7.8-dB gain boost at the Nyquist frequency. Without the use of any transmitter equalization, the analog zero equalizer demonstrated error-free transmission for pseudorandom-bit-sequence-31 data patterns over 34-in lossy FR4 backplanes.     

An Equalizer Structure with Reduced Sampling Time Reference Sensitivity

In the last decade the work on linear tapped delay line equalizers has proved successful in reducing intersymbol interferenceone of the largest problems in data communication systems. An adjoining problem is the selection of a sampling time reference. An equalizer structure less sensitive to sampling time reference is studied for adaptive equalization. The equalization is simply done by means of tap coefficient adjustment. The equalizer consists of two parallel branches, each containing a transversal filter with adjustable tap coefficients. The branches are connected by a fixed filter, the transfer function of which is selected such that the equalizer can perform a sampling time reference displacement and a cancellation of intersymbol interference simultaneously. The criterion of goodness is the conventional meansquare error (including noise) between the actual output and a desired output. The equalizer is applied in two examples showing-in contrast to a conventional equalizer with the same total number of tap coefficients-the insensitivity of the minimum mean-square error (MMSE) to how the the sampling time reference is selected. Thus no extra circuits are needed for this purpose, while a mean-square error that is as low as the best that can be obtained with a conventional equalizer is adaptively maintained.     

基于线性化因子更新的频域迭代判决反馈均衡

迭代块判决反馈均衡(Iterative Block Decision Feedback Equalization,IBDFE)是单载波频域均衡中一种行之有效的非线性均衡算法,但算法计算复杂度随迭代次数增加而增大。本文针对传统IBDFE算法的不足提出一种基于线性因子更新的频域迭代判决反馈均衡算法,利用了线性因子更新来降低均衡器复杂度,并引入修正因子计算反馈滤波器系数以避免性能损失。仿真结果表明,所提出算法性能与传统IBDFE算法相比复杂度降低且在误比特率为10-5时有0.12 dB的性能增益,与已有的低复杂度算法(Low-Complexity IBDFE,LC-IBDFE)相比有0.1 dB的性能增益。      

零中频DVB/DAB/CMMB调谐器中可编程信道滤波器设计

介绍了应用于多模多频(DVB/DAB/CMMB)移动数字电视接收的可编程信道滤波器设计.滤波器采用0.1dB波纹的7阶切比雪夫(Chebyshev)Ⅰ型低通结构,截止频率1.8/2.5/3/3.5/4 MHz可编程,在偏离截止频率1.25/4 MHz的频点上,分别实现26/57 dB衰减.多级直流负反馈环路用于抵消因版...     

宽带毫米波功率模块驱动技术

设计了一个毫米波频段的宽带功率均衡器与固态功率驱动模块。通过对用于驱动模块的功率均衡器进行改进,提出了一种新型的微带阶梯阻抗谐振线的功率均衡器结构,这种结构频带宽,驻波好,结构紧凑。为了验证其性能,加工实物并进行测试,测试结果表明,均衡器在32 GHz~40 GHz宽带频段,其最小插入损耗小于3.3 dB,回波损耗优于13 dB,均衡量9 dB。固态功率驱动模块采用2级放大器,且均衡器后置,布局合理。测试结果表明,在32 GHz~40 GHz,功率均衡精确度优于2 dB,输出功率更为准确,实现了固态驱动模块的小型化设计。     

多模盲均衡载波同步联合架构及分析

对于QAM体制信号,多模盲均衡算法(MMA)具有优于恒模算法 (CMA)的性能,同时具有矫正固定相位偏差及一定载波频率偏差(CFO)的能力。但在实际通信系统中,MMA对载波频偏的适应能力有限,当系统存在较大CFO时,MMA均衡算法稳态性能大幅下降。为保证MMA算法的稳态性能,同时适应较大载波频率偏差,文中提出了一种均衡载波同步联合结构。该结构将均衡器置于载波同步环路中,在消除载波频偏对均衡器性能影响的同时,提升了系统的载波频偏跟踪能力。文中对联合结构的载波环路跟踪性能进行了详细的理论分析,给出了环路性能指标的计算方法。数值仿真结果验证了理论分析的正确性,同时指出多模盲均衡载波同步联合算法能够在满足较大载波频偏跟踪性能的同时,实现接近无频偏时的均衡效果,很好的解决了大频偏下MMA算法性能损失严重的问题。