单粒子四点翻转自恢复加固锁存器设计

为了容忍日益严重的单粒子多点翻转,提出了一种能够容忍单粒子四点翻转的加固锁存器——QNURL(quadruple node upset recovery latch).该锁存器包含40个同构的双输入反相器,形成5×8的阵列结构,构建了多级过滤的容错机制.通过有效地利用双输入反相器的单粒子过滤特性,当任意4个内部状态节点...     

32 nm CMOS工艺的单粒子多点翻转加固锁存器设计

随着集成电路工艺不断改进,电荷共享效应诱发的单粒子多点翻转已经成为影响芯片可靠性的重要因素.为此提出一种有效容忍单粒子多点翻转的加固锁存器:低功耗多点翻转加固锁存器(low power multiple node upset hardened latch,LPMNUHL).该锁存器基于单点翻转自恢复的双联互锁存储单元(...     

65nm CMOS工艺的低功耗加固12T存储单元设计

随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶体管中的N_1和N_2以及N_3和N_4构成了堆叠结构来降低存储单元的功耗;其基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效地阻碍了存储单元的翻转.大量的HSPICE仿真结果表明,所提出的存储单元不仅能够完全容忍敏感节点的翻转,还能够部分容忍电荷共享引起的敏感节点对翻转;与已有的存储单元相比,所提出的存储单元的功耗、面积开销、读/写时间平均减小了18.28%, 13.18%, 5.76%和22.68%,并且噪声容限的值较大;结果表明该存储单元在面积开销、存取时间、功耗和稳定性方面取得了很好的折中.     

抗单粒子翻转的加固方法

集成电路受空间粒子辐射容易产生软故障.通过三模冗余、时间冗余和错误检测与纠正等电路结构设计加固方法可对其进行改善,有效增强其抗单粒子翻转的性能,有效防止因辐射产生的软故障.     

一种数字电路单粒子翻转试验系统设计

随着航空航天事业高速发展,抗辐射元器件的使用需求日益旺盛,作为抗辐射性能评估方法之一的单粒子翻转试验愈发体现出重要性。针对单粒子翻转试验条件的设定与优化,设计一种单粒子翻转试验系统。系统可适应绝大部分数字电路的试验需求,采用ARM与FPGA相结合的方式,使用独立设计的DB50分线装置,具备多路输入、多路输出、多路比较的功能。该试验系统驱动能力强、稳定性高,可更有效地进行各类数字电路单粒子翻转效应测试,有助于提高研究效率并缩短开发周期。     

新型RHBD抗多节点翻转锁存器设计

在纳米数字锁存器中,多节点翻转(multiple-node upset,MNU)正持续增加.虽然现有基于互连单元的抗辐射加固设计(radiation hardening by design,RHBD)的锁存器可以恢复所有MNU,但是需要更多的敏感节点和晶体管.为了在获得高可靠性的同时降低硬件开销,提出利用辐射翻转机制进...     

微处理器工艺及其对单粒子翻转的敏感度

现在小卫星所采用的功能强大的微型电路几乎控制了卫星的方方面面。尽管这些微型器件的功能强大，但很容易受到重离子引起的单粒子翻转（ＳＥＵ）的破坏。现在的工艺生产的器件对ＳＥＵ不是很敏感。当航天器向更小、更轻的结构发展时微型器件也朝着功耗更低、速度更快的方向发展。以上发展趋势伴随着大量太阳耀斑引起的更严重的重离子流将导致未来的微型器件每天都要经历１００次的ＳＥＵ！为了确保任务的成功，这些小卫星必须考虑采     

星载设备抗单粒子效应的设计技术初探

本文探讨了现代星载设备研制过程中遇到的抗辐射设计问题之一，即抗单粒子效应的设计问题，首先简单介绍高能粒子引起的单粒子效应－－单粒子翻转和单粒子锁定，在此基础上分别探讨了星载设备抗ＳＥＬ和抗ＳＥＵ的设计方法。     

一种抗单粒子翻转的D触发器

以互锁存储单元(DICE)结构为基础,采用0.35μm CMOS工艺,设计了一种具有抗单粒子翻转的带置位端的D触发器。通过将数据存放在不同节点以及电路的恢复机制,使单个存储节点具有抗单粒子翻转的能力。通过Spectre仿真,测试了触发器的抗单粒子翻转能力。在版图设计中采用增大敏感节点距离和MOS管尺寸的方法进一步提高了D触发器抗单粒子翻转的能力。     

功率MOSFET抗单粒子加固技术研究

针对功率MOSFET的单粒子效应(SEE)开展了工艺加固技术研究,在单粒子烧毁(SEB)加固方面采用优化的体区掺杂工艺,有效降低了寄生双极晶体管(BJT)增益,抑制了单粒子辐照下的电流正反馈机制。在单粒子栅穿(SEGR)加固方面,通过形成缓变掺杂的外延缓冲层来降低纵向电场梯度,减弱了非平衡载流子在栅敏感区的累积,并开发了台阶栅介质结构提升栅敏感区的临界场强。实验结果表明,经过加固的功率MOSFET在满额漏源工作电压和15 V栅源负偏电压的偏置条件下,单粒子烧毁和栅穿LET值大于75 MeV·cm²/mg。在相同辐照条件下,加固器件的栅源负偏电压达到15～17 V,较加固前的7～10 V有显著提升。     

基于FPGA硬件的单粒子翻转模拟技术

由于航空航天活动越发复杂,深空通信和姿态控制等航空航天电子系统大量采用集成电路芯片以提高各方面性能。随着集成电路工艺节点的进一步缩小,电路受到单粒子效应而发生错误的概率越来越大。评估集成电路对单粒子翻转（Single event upset, SEU）的敏感性对航空航天的发展具有重要意义。电路规模的增加和系统功能集成度的提高给评估速度带来了严峻挑战。本文提出了一种能适用于超大规模集成电路（Very large scale integration, VLSI）的快速故障注入方法。该方法可通过脚本自动分析电路,并修改逻辑使电路具备故障注入功能。实验结果表明,该方法实现的故障注入速度可以达到纳秒级,可大幅缓解电路规模和评估时间之间的矛盾,从而满足VLSI的评估需求。     

一种数字电路单粒子翻转测试方法

为提高航天器系统设计的可靠性,避免单粒子效应对航天器系统造成损坏,在单粒子翻转经典测试方法黄金芯片比较法的基础上,设计一种硬件实现的测试方法。方法通过对输出高低电平相关区域的重新取舍,采用合适芯片从硬件上实现数据选择器、锁存器与数值比较器的功能优化,并进行FPGA移植,以解决经典方法在电平翻转时出现误判的问题。同时也详细阐述了移植FPGA过程中的器件选取与程序设计。实际测试表明,改进后的测试方法获得了良好的抗干扰性,为单粒子效应模拟试验提供有效的支持。     

65nm反相器单粒子瞬态脉宽分布的多峰值现象

基于65 nm工艺下单粒子瞬态脉宽检测电路,在重离子辐照下,对目标单元单粒子瞬态脉宽进行了测试。针对实验结果中单粒子瞬态脉宽分布出现多峰的现象进行了分析。详细对比了反相器多峰现象与LET值、温度、阈值电压间的关系。通过TCAD仿真分析了多峰现象的原因,即PMOS由于寄生双极效应,在高LET粒子攻击下产生的瞬态脉冲脉宽大于粒子攻击NMOS产生的瞬态脉冲脉宽。高温条件会使得寄生双极效应更加严重,因此在高温条件下脉宽分布的多峰现象更加明显。     

NLDMOS器件单粒子效应及Nbuffer加固

提出了一种漂移区具有Nbuffer结构的N型横向扩散金属氧化物半导体(NLDMOS)结构,以提高器件抗单粒子烧毁(single-event burnout, SEB)能力。通过TCAD仿真验证了该结构的电学和抗单粒子特征。在不改变器件性能的前提下,18 V NLDMOS SEB触发电压由22 V提高到32 V,达到理论最大值,即器件雪崩击穿电压。具有Nbuffer结构的NLDMOS器件可以抑制单粒子入射使得器件寄生三极管开启时的峰值电场转移,避免器件雪崩击穿而导致SEB。此外,对于18～60 V NLDMOS器件的SEB加固,Nbuffer结构依然适用。     

超大规模集成电路内部单粒子翻转效应仿真

针对超大规模集成电路特征尺寸的逐渐减小,对空间辐射环境越加敏感,从而引发了单粒子翻转效应,造成程序运行出现错误的问题,研究超大规模集成电路内部单粒子翻转效应,并提出抗辐射加固策略.研究以仿真的形式进行,首先对单粒子翻转效应物理机制进行了分析,为后续研究提供指导方向,然后选择被测器件,搭建效应测试平台,设置测试条件以及阐述单粒子翻转效应仿真测试方法.结果表明:脉冲激光的能量越大,单粒子翻转概率越高;只有激光光束照射到超大规模集成电路芯片有源区时,才可获得最低和最大的翻转截面;激光脉冲注量对单粒子翻转截面测试有影响;存储数据和测试模式对单粒子翻转效应测试都无影响.     

航空辐射环境SRAM存储芯片单粒子翻转实验综述

随着集成电子器件的快速发展,应用在航空电子系统中的SRAM型存储器件集成度也越来越高,尺寸越来越小,其发生单粒子翻转效应的可能性也越来越高,对航空飞行的可靠性和安全性带来严重的隐患。针对国外已有的SRAM型存储芯片的地面辐射实验、航空飞行实验结果进行归纳总结,分析SRAM存储芯片受单粒子翻转效应的影响以及失效特点。     

一款抗单粒子效应的32位微处理的设计

随着半导体生产工艺的不断进步,以单粒子效应为主的软错误已经成为影响集成电路可靠性的主要因素之一。在当前生产工艺下,不但应用在航空航天,高能物理等环境下的集成电路需要针对性的保护设计,一般条件下应用的民用设计也需要考虑这方面的影响。本文通过一系列手段对一款32位嵌入式微处理器进行了加固,使其具备了抗单粒子效应的能力。通过模拟验证,与未加固的处理器对比,处理器加固后的错误率有了极大的下降,从而证明了加固方法的有效性。     

一种SRAM型FPGA单粒子效应加固平台设计

针对大规模集成电路在空间环境的应用需求,介绍了目前国内外针对FPGA的抗辐射加固的研究现状,对空间辐射和单粒子效应进行了简单描述,分析了SRAM型FPGA的结构和故障特点,提出了一种基于高可靠单元针对Xilinx Kintex-7系列FPGA进行配置、监控、回读校验和刷新的单粒子翻转加固硬件平台设计。介绍了对Kintex-7系列FPGA进行防护的流程和故障注入测试系统的组成,该平台已经在某项目中得到应用并通过了功能测试和相关环境试验,为大规模集成电路在空间应用提供了设计参考。     

双立互锁单元单粒子效应加固方法研究

经典双立互锁单元主从型触发器存在由逆向驱动引起的单粒子翻转情况。为此,通过在主从两级之间插入缓冲器阻断反向驱动路径来解决该问题。对一款双立互锁加固芯片进行地面重粒子实验,实验结果显示,改进型双立互锁单元触发器不仅能消除单粒子功能中断,而且能减少单粒子翻转情况。     

星载计算机SRAM抗单粒子多位翻转技术

为提高传统纠检错（error detection and correction , EDAC）模块对星载SRAM 中单粒子多位翻转（multiple bit upsets , MBU ）的纠错率,提出一种能同时纠正多比特位翻转的技术,称为数据交错技术。参照版图交错法的原理,在FPGA的软件设计等级实现数据的交错存储,将单粒子的多位翻转分离后,分别通过EDAC模块纠正。仿真结果表明,该数据交错技术与（12,8）汉明码及（21,16）汉明码结合后,可将传统EDAC模块对单粒子引起的两位及三位翻转的纠错率从53?69％及28?91％提升至99?82％,以较低代价,实现了MBU大部分翻转形式的纠正。