高级综合中工艺映射技术的发展

工艺映射作为高级综合中的一个重要的处理阶段，将与工艺无关的结构转换为特定的工艺描述，本文综述了基于标准单元库的ＦＰＧＡ的成熟的工艺映射方法，概述了高级综合系统中工艺映射的主要任务、研究现状和发展。     

VHDL高级综合系统中多层次、多目标工艺映射策略及其实现

从国内实际出发,在分析当前工艺映射技术的基础上,提出从高层次（ＲＴＬ）和逻辑级两个层次上进行工艺映射的策略。提出并讨论了基于知识的高层次（ＲＴＬ）工艺映射方法,并将该方法与传统的逻辑级工艺映射方法相结合,建造ＭＬＴＭＭＴ（Ｍｕｌｅｔ－Ｌｅｖｅｌ Ｔｅｃｈｎｏｌｏｇｙ Ｍａｐｐｉｎｇ ｆｏｒ Ｍｕｌｔｉ－Ｔａｒｇｅｔ,多层次、多目标工艺映射）系统。在ＭＬＴＭＭＴ的具体实现上,采用了基于知识与基于算法     

RTL综合中变量赋值语句的综合方法

变量是VHDL语言中顺序语句的一个特征。从分析变量的作用出发，论述RTL综合中变量赋值语句的综合方法及其相应依据；同时提出一种用于对变量赋值语句进行综合的数据结构－－变量关联链表（VAL），及以此数据结构为基础的变量赋值语句的综合方法。最后给出采用VAL对变量赋值语句进行综合的实验结果。     

RTL综合中基本时序逻辑元件的综合方法研究

锁存器与触发器的综合是RTL综合中时序逻辑综合子系统的主要研究问题之一，不同的RTL时序电路描述综合出的元件各不朴同。文中从VHDL语言的RTL描述特征手术，研究了RTL综合中锁存器与触发器的综合方法，阐述了采用锁存器及触发器的各种不同情况，同时说明如何才能正确地区分锁存器及触发器，文章最后的实验结果验证了该方法。     

RTL综合中VHDL算术操作符的综合

寄存器传输级（RTL）综合实现人RTL行为描述到门级级结构描述的转换，是目前EDA设计行业的主流设计方法，算术操作符是RTL综合中难于综合的一类操作符，文中详细解释了IEEE制定的有关算术操作符的各种限制，并对部分算术操作符的限制阐述了自己的观点；分析了各算术操作符的实现方案，并基于电路面积、电路速度，确定了适合RTL综合的实现方案；最后，给出在自己开发的RTL综合工具中进行的算术操作符综合测试，测试表明，所用的各种算术操作符实现方案具有良好的可行性和有效性。     

VHDL高级综合系统设计中某些关键问题的技术决策

本文的研究实现了从电路系统行为（含算法及功能）的ＶＨＤＬ描述到ＲＴＬ和逻辑结构级描述的高级综合，并针对ＸｉｌｉｎｘＦＰＧＡ文件库映射成工艺相关的ＡＳＩＣ，直至生成ＦＰＧＡ的器件，整个系统包括七个部分，本文重点讨论每个部分技术决策以及在ＳＵＮＳＰＡＲＣ２个实现的运行结果。     

高级综合中工艺单元VHDL模拟模型的建立方法

针对在实现ＨＬＳ／ＢＩＴ系统时,需建立工艺单元的延时模型,面积模型及其ＶＨＤＬ模拟模型库进行讨论,并给出建立上述诸模型的方法,用此方法建立的ＶＨＤＬ模型可嵌入到大多数ＶＨＤＬ模拟器,从而实现工艺相关的“后模拟”,这对高级综合器的使用才十分有用,因此,本方法具有一定普遍意义。     

RTL综合中的格式剖别

由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作,所以寄存器传输级综合成为当前EDA行业的主流设计方法。实现从寄存器传输级行为描述到门级结构描述转换的RTL综合,是组合逻辑／时序逻辑综合理论在HDL（硬件描述语言）上的具体应用。设计寄存器传输级综合工具的基础是格式判别,即将行为描述中的组合逻辑与时序逻辑区分开来,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合,提出一种易于实现的格式判别方法,该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的条件判断此赋值语句组合是组合逻辑还是时序逻辑,并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元,从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用。最后文中给出一些测试实例和结果分析,通过测试实例和结果分析表明该文提出手方法不但有效地区分了组合逻辑和时序逻辑,而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用,使寄存器传输级综合的开发时间大大缩短,此方法已经用于作者的RTL综合系统中。     

怎样能更好地应用工具进行RTL综合研究

针对当前RTL综合面对的挑战,总结了实际项目中的经验,可以使综合工具在更少的时间里产生的网表芯片面积更小、速度更快,而功耗更低.     

高级综合中寄存器合并问题的研究

高级综合技术的研究在当前倍受关注。在进行资源分配时,为了减少互连线的数目,提高设计质量,应对数据路径综合中所需的寄存器进行合并。通过对寄存器合并问题进行研究分析,给出一种高级综合中的寄存器合并算法。经实验证明,该算法具有速度快、效率高的特点,应用在高级综合系统中时,可提高综合设计的质量。     

VHDL语言高级综合子集的确立及其实现方法

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合。本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法。     

一种新的高级综合的设计表示模型

高级综合技术的研究在当前倍受关注。高级综合的第一步是将以算法形式给出的数字系统的行为描述转化为综合设计的内部表示，而后其它子任务在此基础上进行。本文提出了一种新的基于Ｐｅｔｒｉ网的高级综合的设计表示模型，它不但表表示出给定的设计的最大并行性，而且能够表示出高级综合过程中的不同阶段的设计，从而在高级综合的各个阶段都可采用这同一个模型。该模型可自动生成且容易理解，特别适合于表示并行（或并发）度大的设计     

基于标准单元库的工艺映射

本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超大规模（５０００门以上）数字同步时序电路的映射过程，对纯组合逻辑电路的映射结果较好。     

基于框架网络结构的专家知识表示方法研究

介绍了一种基于框架网络结构模型的专家知识表示方法，讨论了这种模型的构造原理和实现方案。本方法采用知识的框架网络结构描述地学环境的实体单元，将各级专家知识的表示以指针连接，形成知识到语义的框架网。该数据结构可以实现地理实体及其相互关系的完整性描述，并使系统知识库的操作简便易行，保证了推理机制的实现。     

高级综合中控制信息的提取与综合

本文扼要地论述了高级综合的过程和其中控制信息的提取与变换，实现了控制流综合与数据流综合结果的衔接，并对FPGAXilinx设计库单元映射成工艺相关的ASIC，直至生成FPGA器件．     

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。     

基于FPN的水下机器人智能控制中的协调级规划

针对海洋空间对接水下机器人作业过程用常规方法难以控制的情况,引入了分层递阶 智能控制方法;将模糊推理规则与佩特里网相结合的FPN（Fuzzy Petri Net）用于水下机器 人分层递阶智能控制的协调级规划中,使它能更好的反映出控制过程的事件驱动、时间驱动 和模糊信息等特性.