基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

利用S2C Stratix Ⅳ TAI LM进行SoC原型验证的方法学

FPGA原型验证是一种在FPGA上搭建SoC和ASIC设计原型的方法学,可以方便的进行硬件验证和早期软件开发。此方法学也称为ASIC原型验证或SoC原型验证。在FPGA上搭建SoC和ASIC设计原型已经成为验证硬件设计和早期软硬件协同设     

利用S2C Stratix IV TAI LM进行SoC原型验证的方法学

FPGA原型验证是一种在FPGA上搭建SoC和ASIC设计原型的方法学,可以方便的进行硬件验证和早期软件开发。此方法学也称为ASIC原型验证或SoC原型验证。在FPGA上搭建SoC和ASIC设计原型已经成为验证硬件设计和早期软硬件协同设计的主流方法学。现在的设计者都已经认识到了FPGA原型验证的重要性,但是设计者在进行FPGA原型验证的时候常常要面临许多挑战和困难.     

从ASIC到FPGA的转换系统时钟设计方案

基于原型验证的需要和FPGA对ASIC市场的取代．越来越多的ASIC设计需要移植到FPGA＆来实现。然而,ASIC与FPGA在内部结构上差异很大,尤其是时钟结构,在移植过程中需要特别注意。文中以Xilinx公司的Vitrex-4 FPGA为例,对比了ASIC与FPGA的时钟结构,给出了门控时钟、生成时钟和多FPGA时钟同步在设计转换过程中的处理方法。     

唐芯微电子展示高性价比FPGA硬件开发平台

杭州唐芯微电子技术有限公司（i—IP）基于FPGA芯片的技术提升、成本优势及应用多元化,致力于为嵌入式系统设计、ASIC原型验证等应用提供强大的FPGA硬件开发平台、EDA工具及相关设计服务。利用MB2100－X平台,工程师可在FPGA原型硬件上全面验证ASIC／SoC设计、进行早期的软件及固件开发,可缩短搭建原型平台的时间。     

增强版FPGA综合方案解决原型设计难题

Synopsys公司最近针对使用高端FPGA进行ASIC原型设计推出了新的FPGA综合方案--Design Compiler FPGA(简称DC FPGA),为ASIC原型的实现提供了符合行业标准的增强型ASIC解决方案、最佳电路时序和最快捷途径.     

SYNOPSYS新推FPGA综合方案

Synopsys公司发布DesignCompilerFPGA(DCFPGA),这是一套新的FPGA综合产品,主要面向使用高端FPGA进行ASIC原型设计的设计师。DCFPGA基于Synopsys的DesignCompiler技术构建,并与新的AdaptiveOptimization(适应性优化)技术相结合,通过一套公用的ASIC和FPGA流程,为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、优秀的电路时序效果和快捷的途径。截至目前,已有超过40家客户购买了DCFPGA,并已顺利完成了20个原型设计。DCFPGA与DesignCompiler的兼容性实现了ASIC和FPGA设计环境的集成。DCFPGA能够…     

原型验证过程中的ASIC到FPGA的代码转换

在对ASIC设计进行FPGA原型验证时,由于物理结构不同。ASIC的代码必须进行一定的转换看才能作为FPGA的输入。[编者按]     

完全可视化技术为ASIC验证带来革命性变化

针对FPGA原型验证系统开发的完全可视化技术能够大幅提高ASIC和系统验证工作的效率,Synplicity公司开发的TotalRecall技术就实现了这种突破。该技术采用最新的电路设计与综合方法,充分发挥FPGA原型验证技术的各种优势,如低成本、高速及高效等,从而实现了真正全面的信号可视性。     

Synopsys推出新的FPGA综合方案

Synopsys公司日前正式发布了Design Compiler FPGA(DCFPGA)，这是一套新的FPGA综合产品，主要面向使用高端FPGA进行ASIC原型设计的设计师。DCFPGA基于Synopsys的Design Compiler技术构建，并与新的Adaptive Optimization(适应性优化)技术相结合，通过一套公用的ASIC和FPGA流程，为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、最佳电路时序效果和最快捷的途径。