车用SiC半桥模块并联均流设计与试制

SiC芯片并联均流是影响车用SiC半桥模块可靠性的关键问题。寄生电感的不一致是造成芯片间电流不均衡的主要原因。首先,在ANSYS Simplorer中建立了芯片双脉冲仿真电路,分别研究了漏极、源极和栅极寄生电感对芯片间均流性的影响。然后,采用混合优化的均流方法设计并制作了一个多芯片并联的SiC半桥模块,其中,功率端子采用双端结构以减小寄生电感;栅极采用开尔文连接结构以提高芯片开关速度;对芯片位置进行优化使各并联回路的寄生电感尽可能均匀分布。在ANSYS Q3D中提取的主回路寄生电感为6.5 nH;在Simplorer中进行仿真,电流不均衡度小于3%。实物测试结果表明,主回路寄生电感为10 nH,电流不均衡度小于5%,验证了该车用SiC半桥模块并联均流设计的可行性。     

功率MOSFET并联均流仿真分析

研究多个功率MOSFET并联均流问题。由于市场上的MOSFET功率普遍较小,当电路要求大电流时可将多个MOSFET并联,但一些因素会造成并联管电流分配不均从而导致管子损坏。从器件参数、栅极驱动参数、电路布线三方面分析了各参数对并联功率MOSFET电流分配以及功率损耗的影响,对各参数使用Pspice软件进行了仿真并提出了相应的均流措施,通过仿真结果进行对比,结果验证了均流措施的有效性。仿真方法和结论对实际应用有一定的参考价值。     

SiC MOSFET并联动态电流不均衡的无源补偿策略

SiC MOSFET分立器件的并联结构已在中大功率应用中广泛使用,为了充分利用并联的优势,需解决并联动态电流不均衡问题.在SiC MOSFET特性参数中,阈值电压是影响并联动态均流特性最主要的参数.通过建立SiC MOSFET双管并联的电路模型,探究了并联动态电流不均衡的补偿策略,推导了阈值电压对SiC MOSFET开关管动态均流程度影响的公式.建立了含寄生电感的双管并联电路模型,提出了两种双管并联动态电流不均衡的无源补偿策略,即基于共源极寄生电感的补偿策略以及基于开尔文源极电感和功率源极寄生电感并联的补偿策略.通过仿真比较了两种无源补偿策略下的开关总损耗.最后,优化了基于开尔文源极电感和功率源极寄生电感并联的补偿策略,并通过双脉冲实验验证了此并联补偿策略下的动态均流效果.     

1200 V/600 A SiC功率模块的设计与实现

设计并实现了一款1 200 V/600 A半桥结构的大功率SiC模块.模块内部通过SiCMOSFET多芯片并联构成.针对传统模块中由于功率回路与驱动回路的耦合而导致的并联芯片不均流问题,将芯片的辅助驱动电极从芯片表面引出,避免了两者的耦合问题.同时借助仿真软件,证明了并联芯片的不均流问题得以改善.将本设计模块与国外同规格的SiC模块进行了电学参数的测试对比,同时与同规格的Si基IGBT模块进行对比.结果 表明本设计模块与国外模块相比,静态性能略差,动态性能更优;且SiC模块的损耗比同规格的Si基模块的降低了约51％.对SiC功率模块进行了相关可靠性试验,结果显示样品均未发生失效.     

6.5 kV SiC MOSFET的优化及开关特性

优化设计了电力系统用6.5 kV SiC MOSFET,测得该器件的导通电流为25 A,阻断电压为6 800 V,器件的巴利加优值(BFOM)达到925 MW/cm²。基于感性负载测试电路测试了器件的高压开关瞬态波形。在此基础上,借助仿真软件构建6.5 kV SiC MOSFET芯片级和器件级仿真模型,通过改变器件元胞结构、阱区掺杂浓度、栅极电阻、寄生电感等参数,研究了6.5 kV SiC MOSFET开关瞬态过程和电学振荡影响因素。结果表明,减小结型场效应晶体管(JFET)宽度有利于提高器件dV/dt能力,而源极寄生电感和栅极电阻是引起栅极电压振荡的重要因素。研究结果有助于分析研究6.5 kV SiC MOSFET在智能电网应用中的开关特性,使得基于SiC MOSFET的功率变换器系统具有更低的损耗、更高的频率和更高的可靠性。     

基于栅极限流的SiC MOSFET栅电荷测试方案

SiC MOSFET是一种高性能的电力电子器件,其开通/关断过程中积累/释放的栅电荷Q_g对MOSFET的开关速度、功率损耗等参数有重要影响。通常采用在栅极设置恒流源驱动,对时间进行积分的方法来测量Q_g。为了降低驱动复杂度,提高测试结果精度和可视性,基于双脉冲测试平台的感性负载回路,改用耗尽型MOSFET限制栅极电流实现恒流充电,对SiC MOSFET进行测试。同时利用反馈电阻将较小的栅极电流信号转换为较大的电压信号。实验结果表明：在误差允许范围(±5%)内该测试方案能较为准确地测得SiC MOSFET的Q_g,测试结果符合器件规格书曲线。     

MOSFET器件并联实验研究

采用图腾柱的驱动方式,设计了应用于IXYS公司的功率MOSFET器件DE375-102N12的驱动电路。单个开关在多脉冲下具有良好的脉冲一致性。以该功率MOSFET器件进行的6个并联实验说明,影响并联的MOSFET的动态均流的主要参数是放电回路中的回路电感和寄生电感,电路板的布局与布线对并联的功率MOSFET有很大的影响,良好的布局可以大大提高电路的性能。     

SiC器件在大功率LD驱动源模块中的应用

介绍了SiC功率器件的应用优势并将其应用到了大功率LD驱动源模块中;对SiC MOSFET的开关参数及特性进行了分析,并设计了一种简单实用的SiC隔离驱动。本文应用SiC器件设计了一款120V/120A全SiC LD驱动源模块,功率模块主电路拓扑采用四路交错并联Buck电路,电路中的开关管和二极管全部使用SiC功率器件,功率模块最高效率达到98%。     

基于Matlab/Simulink的SiC MOSFET建模与分析

针对现阶段SiC MOSFET建模研究无法应用在电机控制系统领域的现状,提出了一种基于Matlab/Simulink的SiC MOSFET仿真电路模型。对功率器件的动态特性和静态特性进行综合分析,采用非分段受控电流源模型模拟功率器件静态特性,具体分析SiC MOSFET的开关过程,同时采用曲线拟合的方法对影响器件开关过程的非线性电容进行表征,在Matlab/Simulink中建立SiC MOSFET等效电路模型。为了验证模型准确性,将仿真结果与数据手册中的数据进行比较分析,仿真结果表明所建模型可以较为准确地描述SiC MOSFET动、静态特性,开通时间和关断时间误差均小于7%,对比结果验证了模型的准确性和有效性。建立的模型为SiC MOSFET在电机控制策略仿真及应用领域提供了参考依据。     

功率MOSFET并联应用及研究

对作用在C类状态下频率为MHz以上的功率MOSFET并联均流情况进行了研究,分析功率MOSFET并联时造成不均流的各种因素,着重解析稳态和暂态电流平衡问题,并通过仿真提出一些解决方法和建议。实验结果表明,使用参数尽量一致的MOSFET管对称分布进行并联,并采取合理的电路布局,通过调节电路参数能获得较好的均流效果。     

功率MOSFET并联驱动特性分析

并联MOSFET非常适合于在低电压、大电流下工作.基于IRFS4227PBF功率MOSFET,分析和测试了在一定散热环境下MOSFET结温的收敛特性与漏极电流的关系,说明了MOSFET的实际电流容量受散热条件制约,并以此确定在额定电流下需要并联的个数.用PSPICE电路仿真论述了外围电路Q值和功率管参数等因素对并联驱动的动态均流特性的影响.在此基础上搭建实验平台,成功实现了8个MOSFET并联在高频状态下的稳定工作.     

器件参数对SiC MOSFET并联均流影响的统计分析

SiC金属-氧化物半导体场效应晶体管(MOSFET)多芯片并联或分立器件并联器件已成为大电流应用的主流方案.为研究SiC MOSFET器件参数分散性对并联器件电流分配的影响,采用变异系数作为评估指标,对比了同批次器件不同参数的分散性,并探讨了不同结温下参数分散性的波动.基于假设检验方法,验证了器件参数近似服从正态分布.由拉依达(Pau-Ta)(3σ)准则得到了器件参数分布范围,然后推导了电流不均衡度和电流降额率与器件参数分散性之间的关系.统计分析结果表明:跨导系数分散性最小,但其对电流分配的影响最显著;SiC MOSFET并联的静动态降额率会随器件参数分散性和并联数量的增大而增大,但增长速度逐渐减缓.因此,在芯片并联前,应根据应用需求进行芯片筛选来降低器件参数的差异,同时合理选择并联数量.     

基于并联SiC MOSFET架构的无刷直流电机高效驱动技术研究

为满足机、弹载伺服驱动系统高功率密度与高效率的需求,提出基于并联SiC MOSFET架构的无刷直流电机高效驱动技术。针对四管分立SiC MOSFET并联不均流现象,在分析不均流机理的基础上,采用基于独立驱动的方法提高并联均流效果;并针对SiC MOSFET高速开关过程产生的较高dv/dt问题,提出一种基于PWM信号的同步采集方法,有效地提升了驱动系统鲁棒性。最后,以航空25 kW无刷直流电机驱动系统作为应用对象,通过实验验证了以上方法的有效性。     

SiC MOSFET单粒子漏电退化的影响因素

高压功率器件是未来航天器进一步发展的关键,对SiC金属-氧化物-半导体场效应晶体管(MOSFET)等高压大功率器件的抗辐射研究亟待突破。在不同偏置条件下对器件的单粒子效应(SEE)进行实验,结果表明,SiC MOSFET单粒子漏电退化效应与漏源电压、离子注量以及反向栅源电压呈正相关。为进一步研究SiC MOSFET单粒子效应机理,结合实验数据进行TCAD仿真,发现器件发生单粒子效应时存在两种失效模式,第一种失效模式与Si基MOSFET类似,而第二种失效模式与SiC器件的特有结构密切相关,容易形成更高的分布电压,导致栅氧化层烧毁失效。该结果为抗辐照加固器件的研究提供了理论支撑。     

用于直流变换器的SiC MOSFET驱动电路设计

碳化硅器件的优点不仅能提高电力电子装置功率密度,而且使设备体积小型化。文中设计了一种用于直流变换器的SiC MOSFET驱动电路,通过双脉冲电路对SiC MOSFET的动态特性进行测试,验证不同驱动电阻、不同频率对碳化硅功率器件特性的影响。在直流变换器中使用电压等级相同的SiC MOSFET和Si IGBT,对比开通和关断时间,将不同占空比对应的输出电压进行比较。利用PSpice软件仿真,结果显示驱动电路设计合理,验证了SiC MOSFET具有开关速度快、开关损耗小、驱动电阻小、工作频率高等优点,比Si IGBT控制的直流变换器输出电压误差小。     

IGBT芯片参数对瞬态均流特性的影响

IGBT模块一般采用多芯片并联的方式进行封装,但由于模块参数、驱动控制等差异,模块内部存在电流分布不均衡的问题。相比于稳态电流分布,瞬态电流分布的影响因素众多,是研究的热点。针对IGBT的芯片参数开展了模块内部各支路瞬态电流分布特性的研究。通过建立IGBT芯片模型及芯片并联的瞬态电路分析模型,计算单一芯片参数与多种芯片参数作用下IGBT模块的瞬态电流分布,提出新的适用于芯片支路瞬态均流分析的评价指标,得到了IGBT芯片参数对并联瞬态均流影响的规律。研究结果表明阈值电压、跨导和栅极电阻是对瞬态均流影响最大的3个芯片参数,且需要关注阈值电压与跨导的共同影响。研究结果对IGBT的芯片筛选及并联后的瞬态均流计算具有指导意义。     

1200 V SiC MOSFET重复非钳位感性开关测试的退化机制研究

为了研究1200 V SiC MOSFET在重复非钳位感性开关(Unclamped-Inductive-Switching, UIS)应力下的电学参数退化机制，基于自行搭建的UIS实验平台以及Sentaurus仿真设计工具，首先深入分析了重复UIS测试后器件静态参数与动态参数的退化；接着基于FN隧穿公式对栅极漏电流数据进行拟合，得到随着UIS测试次数增加SiC/SiO₂界面的势垒高度从2.52 eV逐渐降低到2.06 eV;最后解释了SiC MOSFET在重复UIS测试后的电流输运过程。结果表明，在重复雪崩应力的作用下，大量的正电荷注入至结型场效应管区域上方的栅极氧化层中，影响了该区域的电场分布以及耗尽层厚度，导致被测器件(Device Under Test, DUT)的导通电阻、漏源泄漏电流、电容特性等电学参数呈现出不同程度的退化，并且氧化物中的正电荷的积累也使电子隧穿通过栅介质的电流得到了抬升。     

SiC MOSFET驱动与保护电路设计

介绍了SiC MOSFET驱动电路的设计要求,基于ACPL-355JC光耦驱动模块设计了SiC MOSFET驱动和保护电路。该电路具有驱动能力强、响应迅速和多种保护等优势。另外,针对SiC MOSFET开关过程中存在的瞬态电压尖峰和振荡问题,分析了SiC MOSFET开关过程中产生过电压和振荡的机理,并在此基础上提出一种RC吸收电路参数的计算方法。实验结果表明利用该方法设计的RC吸收电路能够有效解决SiC MOSFET在开关过程中的过电压和振荡问题﹐从硬件电路上有效降低开关噪声,从而保护功率器件。     

体积小重量轻的SiC微波脉冲功率晶体管

采用自主开发的工艺加工技术和设计方法,直接将两个微波SiC MESFET管芯在管壳内部进行并联,实现了器件在S波段脉冲状态下(工作频率2GHz,脉冲宽度30μs,占空比10%)输出功率大于30W、功率增益12dB、功率附加效率大于30%的性能指标。由于直接采用管芯并联结构,省略了内匹配网络,器件的体积和重量较以往的Si微波双极功率晶体管大为降低;采用高温氧化技术克服了传统MESFET工艺中PECVD介质产生较高界面态的不足,减小了器件的泄漏电流,提高了器件性能。器件的研制成功,初步显示了SiC微波脉冲功率器件在体积小、重量轻、增益高、脉冲大功率输出和制作工艺简单等方面的优势。     

寄生电感对碳化硅MOSFET开关特性的影响

相比于传统的Si IGBT功率器件而言,碳化硅MOSFET可达到更高的开关频率、更高的工作温度以及更低的功率损耗.然而,快速的暂态过程使开关性能对回路的寄生参数更加敏感.因此,为了评估寄生电感对碳化硅MOSFET开关性能的影响,基于回路电感的概念,将栅极回路寄生电感、功率回路寄生电感以及共源极寄生电感等效成3个集总电感,并且从关断过电压、开通过电流及开关损耗等3个方面,对这3个电感对SiC MOSFET开关性能的影响进行了系统的对比研究.研究表明:共源极寄生电感对开关的影响最大,功率回路寄生电感次之,而栅极回路寄生电感影响最小.最后,基于实验分析结果,为高速开关电路的布局提出了一些值得借鉴的意见.