IGBT器件级物理模型的FPGA设计与实现及在环验证

基于硬件在环(HIL)仿真,研究了绝缘栅双极型晶体管(IGBT)器件级Hefner物理模型及其求解算法与优化方法,在现场可编程门阵列(FPGA)上设计并实现了Hefner优化模型,并基于PYNQ框架对其进行了在环验证。首先,分析并仿真了Hefner物理模型与其求解算法,提出并训练了一个前馈神经网络用以拟合模型中的一组非线性函数;接着,在FPGA上设计并验证了Hefner优化模型IP核,并使用基于PYNQ框架的FPGA在环验证方法对其进行了板级验证;最后,用IKW50N60H3和FGA25N120两种型号的IGBT器件对IP核进行了实例验证。结果表明,Hefner优化模型能准确地反映IGBT的开关瞬态特性;在Zynq 7020芯片的处理器系统(PS)端运行PYNQ框架,可编程逻辑(PL)端时钟频率为100 MHz时,实现60 000个时间步长的时间为212 s,是软件运行同样次数所用时间(341 s)的62%,FPGA加速明显。     

基于 Zynq 的 OLED 驱动设计

OLED具备自发光、不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异特性,被认为是下一代的平面显示器新兴应用技术。目前OLED的驱动大部分都是基于STM系列ARM芯片和传统FPGA芯片。为适应Xilinx最新平台Zynq的人机交互需要,提出一种基于Zynq的OLED驱动设计方法。文章阐述了OLED的特性和SPI控制方式,给出了设计流程和硬件电路图。利用Zynq的PL部分完成了OLED驱动的IP核,利用Zynq的PS部分实现了OLED的驱动程序设计。通过AXI总线实现PL和PS的通信。最后通过测试程序,实现了字母、数字和点阵图像的实时显示。解决了基于Zynq器件在广电仪器和电力仪表仪器中人机交互的工程技术,具有集成度高、可移植性强和通用性好等优点。     

一种基于ZYNQ平台的雷达信号处理方法北大核心CSCD

随着电子技术的快速发展[1],Zynq将Arm多核系统与FPGA相结合,充分发挥了Arm控制与FPGA并行运算能力,在通信、雷达、医疗等嵌入式系统方面得到广泛运用。本文提出了一种基于Zynq平台的雷达信号处理方法。采用模块化设计方法,将PL处理部分经仿真验证后封装为IP核,作为主机通过PS端的S＿AXI＿HP从机接口可以对PS端的DDR读写,从而实现PS与PL高速通信。在线性调频连续波雷达中,PL端完成下变频、零中频、傅立叶变换和匹配滤波后,PS端进行恒虚警及后续算法,最终完成目标距离、角度和速度测量。     

EPON用户端专用芯片IP软核设计

文章提出一种基于IEEE 802.3ah的以太网无源光网络(EPON)用户端专用芯片设计方案,融合现场可编程门阵列(FPGA)与IP软核技术实现了光网络单元(ONU)的功能.文中阐述了专用芯片的硬件结构,给出了IP软核设计的整体思路;介绍了专用芯片的测试方法,并从多角度对测试结果进行了论证.结果表明,芯片完全能够满足实际使用要求.     

基于Zedboard平台AXI DMA数据传输与显示的设计

由于AXI_DMA可以大数据量的批量处理,效率要远高于单地址的数据读存.本文基于Zynq AP SoC平台的双核ARMCortex-A9多核处理器的处理系统(Processing System,PS)以及可编程逻辑(Programmable Logic,PL)单元体系结构,使用zedboard开发板PL端的的AXI DMA IP核资源,实现PL和PS高吞吐率的数据交互操作.编写linux下驱动调用xil-inx提供的AXI DMA IP驱动程序,并移植qt镜像到zedboard开发板运行的嵌入式linux操作系统中,编写qt应用程序,实现AXI DMA接口对数据的传输并在qt应用程序中显示.通过测试发现使用AXI DMA IP核进行数据传输,减轻了CPU负担,有效的提高了数据的传输效率.     

集成电路

ACTEL面向FUSION器件的全新PWM核Actel公司推出低成本的CorePWMIP核,这是专为该公司非挥发性现场可编程门阵列(FPGA)而优化、针对数模转换而设计的灵活脉宽调制(PWM)IP核。在应用于Actel的Fusion可编程系统芯片(PSC)时,CorePWM能实现单芯片闭环控制系统的设计,有助于减少部件数     

基于Zynq7020的组合导航处理平台软硬件系统的设计与实现

提出一种基于Zynq处理平台的组合导航系统设计及实现方案,Zynq7020作为新近发展的可扩展处理平台,集成了大规模可编程逻辑器件(FPGA)、低功耗高性能先进ARM处理器,两者通过内部总线互联与通信,满足高集成度、高性能数据处理的应用需求.基于Zynq处理器设计并实现组合导航处理平台,替代原有的FPGA+DSP+ARM导航解算模式,单芯片完成IMU信号采集,信号处理和导航解算等功能,降低整机设计的复杂度和成本.     

基于EPP并口的视频芯片验证

增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。     

基于FPGA的PicoBlaze嵌入式通信系统设计

研究了应用常量编码可编程状态机(KCPSM)的PicoBlaze嵌入式通信系统设计,通过nrf2401数据传输模块,在Xilinx Spartan 3E FPGA上的实现数据的传输和显示。在研究了系统硬件的原理和功能的基础上,应用可编程状态机对FPGA的PicoBlaze IP核进行设计,利用IP Core对收发模块进行控制,实现了模拟数据和数字数据的通信。     

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS) 技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法.该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/ DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型.通过对二元频移键控(BFSK) 的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的.     

数字下变频的FPGA实现

介绍在FPGA器件上如何实现单通道数字下变频(DDC)系统.利用编写VHDL程序和调用部分IP核相结合的方法研究了数字下变频的FPGA实现方法,并且完成了其主要模块的仿真和调试,并进行初步系统级验证.     

基于FPGA μP IP的嵌入式系统

本文对通用微处理器MicroBlaze的系统结构加以介绍,并利用FPGA的MicroBlaze IP核进行嵌入式系统应用设计,从而实现SOPC(可编程系统芯片)。     

基于FPGA的MEMS捷联惯性导航系统设计

针对石油、煤矿等特殊环境中对小型化捷联惯性导航系统的需求,设计并实现了基于现场可编程门阵列(FPGA)单芯片控制的微机电系统-惯性测量单元(MEMS_IMU)小型化捷联惯性导航系统。系统采用ADI公司的MEMS_IMU作为惯性器件,主控芯片使用Cyclone III系列FPGA,采用可编程片上系统(SOPC)工作模式,最终制成尺寸4cm×11cm的捷联惯导系统。系统实现了数据采集、误差补偿、导航解算以及与上位机通信等功能。实验结果表明,系统能满足在钻井等小尺寸测量环境中使用,连续姿态变换过程中姿态误差小于2°,实现稳定工作。     

基于FPGA的UPFC控制器IP设计

统一潮流控制器(UPFC)是柔性交流输电系统(FACTS)的一种,其核心是控制系统设计.文中根据正弦脉宽调制原理,并针对软件和硬件实现正弦调制波形所存在的不同缺点,提出了一种采用固件IP核来实现正弦调制波形的方法,详细介绍了统一潮流控制器IP核的功能及其结构,给出了通过一片FPGA芯片来实现该调制的方法以及IP核的功能仿真图.     

40Gb/s甚短距离并行光传输信号格式转换模块实现

根据OIF-VSR5-01.0的CWDM协议,对40 Gb/s甚短距离(VSR)并行光传输电信号转换实现原理和方法进行了研究,在高速的可编程逻辑器件FPGA(field programmable gate array)上,使用硬件描述语言,完成了对时钟数据恢复、信道去斜移、64b/66b转换、帧对准和扰码与解扰等功能模块的设计,实现了SFI-5接口与OIF-VSR5-01.0接口电信号格式的相互转换,建立了符合4信道CWDM协议的IP核。     

无线网络中报头压缩电路的设计与实现

根据无线网络中报头压缩应用需求,通过借鉴鲁棒性报头压缩算法（Robust Header Compression,ROHC）,设计完整的全硬件报头压缩算法并实现了相关电路。电路由压缩电路、压缩协议控制电路、双桶哈希电路、帧合路电路、帧处理电路、解压缩电路以及解压缩控制电路构成,可以同时支持对1 000条业务流进行压缩与解压缩操作同步,支持同时对TCP/IP、UDP/IP分组进行报头压缩,最优情况下可将40字节的TCP/IP报头压缩为4字节,可有效提高无线信道带宽利用率。整个设计基于Xilinx Zynq-7020的现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）开发平台进行了仿真验证,给出了关键电路仿真波形并进行了分析说明。     

基于LEON3开源软核的卫星导航接收机设计

为了提高卫星导航接收机的工作性能以及小型化设计,在现场可编程门阵列( FPGA)平台上开发一款基于LEON3开源软核的拥有自主知识产权的卫星导航接收机。通过LEON3开源软核架构和自主设计的分段匹配滤波器( PMF)与快速傅里叶变换( FFT)相结合的捕获模块、基于延迟锁定环的码跟踪环路和基于科斯塔斯环的载波跟踪环路相结合的跟踪模块IP核实现卫星导航接收机的基带系统级芯片( SoC)设计,最后完成接收机系统的软件设计并在DE2-115 FPGA平台上对接收机系统进行验证测试。实验结果表明所设计的接收机性能优良,能够正常捕获并且跟踪到卫星信号,定位结果显示正常,误差在3m左右。拥有完全的硬件软件源代码以及优良的性能使得所设计的接收机对国内导航的发展有着重要意义。     

基于数据分块并行的FFBP成像算法的FPGA实现

针对快速分解后向投影算法（Fast Factorized Back Projection,FFBP）运算量大,实时处理较难的问题,提出了一种基于FPGA的数据分块并行处理的多阶段流水与同阶段并行的硬件架构设计。该设计将数据分块储存到ULTRARAM(URAM)组,使得在一个时钟周期完成数据地址索引,并对数据进行加权求和,得到插值结果;该设计采用多阶段流水与同阶段并行的硬件架构,充分利用算法并行特性,极大地减少了处理时间;在FPGA处理平台架构下,实现了基于单块板卡的数据分块并行的FFBP算法。经实验验证,当系统处理时钟频率为125 MHz,在147.05 ms时间内实现了1 024×512个采样点的32位单精度浮点复数据成像处理,验证了系统的有效性。     

基于SOPC的开关磁阻电机控制

本文提出了基于FPGA嵌入式系统控制开关磁阻电机(SRM)的控制方法,以微处理器软核MicroBlaze作为主控制器,以Xilinx公司提供的通用IP核设计出系统外围设备,用Verilog HDL硬件语言设计出专用的逻辑控制模块,经过CoreConnect片上总线通信链,实现了在一块FPGA芯片上完成了SRM的控制算法策略和外围接口逻辑电路,大大增加的系统的可靠性和性价比。最后以Xilinx公司SPARTAN3E系列的FPGA进行了设计,验证了设计的正确性和可行性。     

基于FPGA的数字下变频设计

数字下变频(Digital Down Converter or DDC)是软件无线电的核心技术之一,本文首先介绍了数字下变频的原理,然后主要讨论了基于FPGA的数字下变频实现结构,在Xilinx公司ISE10.1开发环境下,通过编写Verilog 程序和调用IP核相结合的方式研究了数字下变频的FPGA实现方法,通过FPGA芯片Virtex-5 XC5VLX110T设计实现了数字下变频器,并用Modelsim 对各个模块和整个系统进行仿真,结果表明,各个模块和整个系统都能按要求工作,从而验证了FPGA实现数字下变频的正确性.