NH3等离子体处理钝化层致Ge MOS界面特性的改善

制备了以TaYON作为钝化层,以HfTiON作为高k栅介质的Ge MOS电容。研究了NH₃和N₂等离子体处理TaYON对界面特性的影响。结果表明,N₂和NH₃等离子体处理可以有效改善器件的界面及电性能,其中,NH₃等离子体处理的效果更好,可获得更高的k值(25.9)、更低的界面态密度(6.72×10¹¹ eV-1·cm-2)和等效氧化物电荷密度(-9.43×10¹¹ cm-2),以及更小的栅极漏电流(5.18×10-5 A/cm²@V_g=1 V+V_fb)。原因在于NH₃等离子体分解产生的N原子或H原子以及NH基团能有效钝化界面附近的悬挂键和缺陷态,防止GeO_x低k界面层的形成,N原子的结合也增加了介质的热稳定性。     

Y_2O_3改善HfO_2高k栅介质Ge MOS电容的电特性及可靠性

以Y_2O_3薄膜作为夹层,采用磁控溅射法制备了HfO_2/Y_2O_3叠层高k栅介质Ge MOS电容,并对其电特性及高场应力特性进行了仔细研究。结果表明,Y_2O_3夹层能显著地改善Ge MOS器件的界面质量、k值、栅极漏电流特性、频率色散特性和器件可靠性。因此,HfO_2/Y_2O_3/Ge MOS电容表现出较低的界面态密度(6.4×1011 eV~(-1)cm~(-2))、较高的k值(21.6)、较小的栅极漏电流密度(Vg=1V+Vfb时,Jg=1.65×10~(-6) A·cm~(-2))、极小的频率色散以及良好的器件可靠性。其机理在于Y_2O_3夹层能充当阻挡层角色,有效地阻挡了Hf、O与Ge的相互扩散,从而抑制了不稳定低k GeO_x夹层的生长。     

Pt/Si界面化学键性质的研究

在超高真空系统中,超薄层 Pt淀积膜原位蒸发在原子清洁的 Si(111)表面上形成 Pt/Si界面.利用光电子谱技术(XPS和UPS)研究了Pt/Si 界面的化学性质.测量了Si2p和Pt 4f芯能级和价带电子态,并着重研究这些芯能级及电子态在低覆盖度时的变化.由 Si(2p)峰的强度随 Pt 覆盖度的变化可以清楚证明:在 300 K下淀积亚单原子层至数个单原子层 Pt的 Pt/Si(111)界面发生强烈混合作用,其原子组伤是缓变的.由于Si原子周围的 Pt原子数不断增加,所以 Pt 4f芯能级化学位移随 Pt原子覆盖度的增加而逐步减小,而Si 2p芯能级化学位移则逐步增大.同时,Pt 4f峰的线形也产生明显变化,对称性增加;Si 2p峰的线形则对称性降低.淀积亚单原子层至数单原子层Pt的UPS谱,主要显示两个峰:-4.2eV(A峰),-6.0eV(B峰).A峰随着覆盖度的增加移向费米能边,而B峰则保持不变.这说明Ptd-Sip键合不受周围Pt原子增加的影响.利用Pt/Si界面Pt原子向Si原子的间隙扩散模型讨论了所观察到的结果.     

基于MIS电容器的Al2O3与In0.74Al0.26As的界面特性

采用In_0.74Al_0.26As/In_0.74Ga_0.26As/In_xAl_1-xAs异质结构多层半导体作为半导体层,制备了金属-绝缘体-半导体（MIS）电容器。其中,SiN_x和SiN_x/Al₂O₃分别作为MIS电容器的绝缘层。高分辨率透射电子显微镜和X射线光电子能谱的测试结果表明,与通过电感耦合等离子体化学气相沉积生长的SiN_x相比,通过原子层沉积生长的Al2_O3可以有效地抑制Al₂O₃和In_0.74Al_0.26As界面的In₂O₃的含量。根据MIS电容器的电容-电压测量结果,计算得到SiN_x/Al₂O₃/In...     

SiC MOS器件界面钝化研究进展

从氧化后退火处理、氮化处理、碳帽、钡夹层、淀积氧化物后退火处理五个方面介绍了碳化硅钝化工艺.通过改进钝化工艺可以有效降低界面态密度.针对这几种钝化工艺对SiC/SiO2界面态密度的影响进行讨论,分析几种钝化工艺的优劣,并重点介绍了氧化后退火处理和氮化处理两种钝化方法.研究发现,NO氮化工艺能有效降低界面态密度,提高界面...     

钝化处理对Al2O3/InP MOS电容界面特性的影响

制备了Al/Al_2O_3/InP金属氧化物半导体(MOS)电容,分别采用氮等离子体钝化工艺和硫钝化工艺处理InP表面。研究了在150、200和300 K温度下样品的界面特性和漏电特性。实验结果表明,硫钝化工艺能够有效地降低快界面态,在150 K下测试得到最小界面态密度为1.6×10¹⁰ cm^-2·eV^-1。与硫钝化工艺对比,随测试温度升高,氮等离子体钝化工艺可以有效减少边界陷阱,边界陷阱密度从1.1×10¹² cm^-2·V^-1降低至5.9×10¹¹ cm^-2·V^-1,同时减少了陷阱辅助隧穿电流。氮等离子体钝化工艺和硫钝化工艺分别在降低边界陷阱和快界面态方面有一定优势,为改善器件界面的可靠性提供了依据。     

超薄HfN界面层对HfO2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。     

表面处理对HfO_2栅介质MOS电容界面特性的影响

在溅射淀积HfO2栅介质之前,采用NO、N2O、O2+CHCCl3(TCE)进行表面预处理。结果表明,预处理能改善界面和近界面特性,减小界面层厚度,尤其是新颖的TCE+少量O2的表面处理工艺,能有效抑制界面层的生长,大大降低界面态密度,减小栅极漏电流。其机理在于TCE分解产生的Cl2和HCl能有效地钝化界面附近Si悬挂键和其它结构缺陷,并能去除离子污染。     

氮钝化SiC MOS界面特性的Gray-Brown法研究

降低SiO2/SiC界面态密度,尤其是SiC导带附近的界面态密度,是SiC MOS器件研究中的关键技术问题。采用氮等离子体钝化处理SiO2/SiC界面,制作成MOS电容后通过I-V和低温C-V测试进行氧化膜击穿特性及界面特性评价。氧化膜击穿电场为9.92MV/cm,SiO2与SiC之间的势垒高度为2.69eV。使用Gray-Brown法结合Hi-Lo法分析C-V曲线,获得了距导带底EC0.05～0.6eV范围内的界面态分布,其中距EC0.2eV处的界面态密度降低至1.33×1012cm-2eV-1。实验结果表明,氮等离子体处理能有效降低4H-SiC导带附近的界面态密度,改善界面特性。     

基于不同AlN钝化层的极性GaN MOS器件界面特性

界面质量是影响GaN MOS器件性能以及可靠性的主要因素之一,Al203栅介质与极性GaN界面间插入超薄非晶AlN作为钝化层可以有效改善GaN栅界面特性,针对AIN钝化层生长方式研究了GaN界面优化特性.通过GaN MOS电容的C-V和J-V特性,结合透射电子显微镜(TEM)表征分析,对比了不同生长条件的AlN插入层对GaN MOS电容的界面特性的影响.相比常规热生长AlN钝化层制备的样品,以等离子体NH3为N源在300℃下生长AlN钝化层制备的GaN MOS电容的频散和滞回特性均得到显著改善,界面态密度也略有改善.分析认为,经过等离子体NH3的轰击作用有效地抑制了GaN表面上Ga-O键的形成,在GaN表面直接生长AlN,从而改善了界面特性.     

钝化层沉积工艺对过孔尺寸减小的研究

为了适应TFT-LCD小型化与窄边框化以及在面板布线精细化的趋势,提高工艺设计富裕量以及增加面板的实际利用率,研究了通过改变钝化层(PVX)的沉积工艺来减小液晶面板阵列工艺中连接像素电极与漏极的过孔(VIA)尺寸的方案,通过设计实验考察了影响过孔大小的钝化层的主要影响因素(黑点、倒角、顶层钝化层沉积厚度,顶层钝化层沉积压力),得出了在不改变原有刻蚀方式基础之上使过孔的尺寸降低20%～30%的优化方案,并对其进行了电学性能评价(Ion:开态电流、Ioff:关态电流、Vth:阈值电压、Mobility:迁移率),从而获得了较佳的减小过孔尺寸的方案,提高了产品品质。     

钝化层质量对高压功率器件可靠性的影响

针对钝化层质量对高压VDMOS器件可靠性的影响做了研究。通过流片生产中的产品遇到的实际问题,分析了高压VDMOS器件的钝化层可能存在的离子或者受热应力对器件可靠性的不良影响,并在实际工艺和芯片设计上作出了相应的改进,流片验证可靠性得到了有效的改善。     

表面钝化对HfTiON栅介质Ge MOS电容性能的影响

通过NO、N2O对Ge衬底进行表面钝化,生长GeOxNy界面层,然后采用反应磁控共溅射方法制备HfTiN薄膜,并利用湿N2气氛退火,将HfTiN转化为HfTiON高κ栅介质.研究了表面钝化对MOS器件性能的影响,结果表明,湿NO表面钝化能改善界面质量,有效降低MOS电容的栅极漏电流,增强器件的可靠性.     

GaN基p-i-n型紫外探测器钝化工艺研究

钝化层膜系的选择及其工艺的优化对降低GaN基紫外探测器的漏电流和提升其可靠性是至关重要的。文章采用多种钝化层：等离子体增强化学气相沉积生长的Si₃N₄(PECVD-Si₃N₄)、电感耦合等离子体化学气相沉积生长的Si₃N₄(ICPCVD-Si₃N₄)和SiO₂(ICPCVD-SiO₂)以及等离子原子层沉积生长的Al₂O₃(PEALD-Al₂O₃),分别制备了GaN基金属-绝缘体-半导体(MIS)器件,并对MIS器件的电流-电压(I-V)和电容-电压(C-V)特性进行了对比研究。采用PECVD-Si₃N₄作为钝化层的GaN基MIS器件具有较低的漏电流;在双层PECVD-Si₃N₄钝化层中插入PEAL...     

HfO2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层.相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性.因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义.