CAN总线控制器IP核设计实现

CAN总线是一种成熟的串行通信总线,它具有可靠性高、稳定性好、抗干扰能力强、通信速率高、维护成本低、实时性强、很好的开放性及数据兼容性等优点。CAN总线这些众多的优点使其广泛应用于工业自动化控制等领域。其应用的广泛性则进一步对CAN总线IP提出了需求。同时以IP实现的CAN总线控制器所具有的通用处理器访问接口,良好的可移植性等优点使其可以集成于各种嵌入式SoC设计中。文中从CAN总线的规范和特点出发,提出了CAN总线控制器IP核的特点并定义了其功能,采用Verilog语言设计实现了CAN总线控制器IP核的功能,最后通过仿真和FPGA原型验证,证明了设计实现的正确性。目前CAN总线控制器IP核已经应用于SOPC和SoC的嵌入式应用设计中。     

嵌入式ATA主机控制器IP核设计

针对嵌入式应用需求,设计了一个ATA主机控制器的IP核,给出了其体系结构和核心模块的设计;通过数据宽度转换避免因读写控制信号延迟造成的数据溢出,以两级串行结构解决了写命令中数据建立时间紧张问题,采用门控时钟机制降低了设计功耗;仿真实验和后端验证结果表明,主机控制器IP核能够稳定地工作在所提供的嵌入式应用环境中,接口数据传输速率可达到33.1 MBps;该IP核严格遵循ATA/ATAPI-7协议,面积小,功耗低.具有作为片上资源或者处理器外围电路集成到嵌入式系统应用中的灵活性.     

基于FPGA的人机界面控制器IP核

本文结合可复用IP设计理念和FPGA技术特点,设计并实现了基于Avalon总线的能完成硬件可配置和可裁减的人机界面控制器IP软核.完成了VFD荧光管位数、键盘按键个数以及LCD液晶屏类型(STN/TFT)可配置的控制,并带有独立的帧存储控制器.     

基于WISHBONE片上总线的USB2．0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要.WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法.本文基于WISHBONE片上总线,设计了符合USB 2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求.     

基于AMBA总线接口的以太网IP核

介绍了一款32位SoC芯片中基于AMBA AHB总线接口的以太网IP核的设计。目前该IP核已通过RTL级测试与FPGA验证。通过性能测试，表明该以太网IP核能满足许多实际应用的需求。由于其具有标准的总线接口，因此完全可以作为一个可重用的IP核。     

基于Spartan3S400的LIN总线控制器IP核设计与车载应用

针对LIN总线在车身网络系统中的应用,提出一种基于FPGA技术设计LIN总线控制器的方案,应用IP(Intellectual Property)功能软核设计方法,实现多条LIN总线控制器在一片芯片内集成,可减少车身网络LIN控制器的硬件数目,降低功耗。介绍了基于Spartan3S400芯片的LIN总线控制器的软、硬件设计与实现,并对总线控制器系统功能进行仿真实验与分析验证。实验结果表明,其功能核满足车载LIN总线通信要求,与传统的MCU设计方式相比,在系统可靠性、成本、体积和功耗等方面具有明显的改善,在未来绿色、节能、环保车型上具有广泛的应用。     

基于SJA1000IP核的CAN总线通信系统

分析了CAN总线控制器的工作原理,以SJA1000为模型,提出基于SOPC技术的CAN总线控制器的设计方案,并完成SJA1000IP核的设计;完成了在Altera的CycloneIII型FPGA芯片上集成微处理器核、SJA1000IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000IP核设计方案的合理性。     

USB 1.1主机控制器IP核设计与实现

首先给出了USB主机控制器的设计原理、模块划分及每个模块的功能。然后说明了该IP核在Modelsim SE中的功能仿真和FPGA验证环境。     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

CAN 2.0总线控制器的设计

使用VHDL硬件描速语言完成了对CAN2.0总线控制器的设计,本控制器能发送CAN2.0协议中的各种帧,具有完善的栓错、纠错及重发报文的能力,并且提供接收滤波模式、自检测模式、仅听模式和复住模式4种可供选择的工作方式.同时搭建了硬件测试平台完成了对本控制器的测试验证.本总线控制器外部接口简单灵活,易于集成到各种嵌入式系统中,充分体现了IP复用的思想.     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

基于FPGA的CAN总线控制器SJA1000软核的设计

分析了CAN控制器SJA1000的特点及CAN协议通信格式.设计了控制器SJA1000的IP软核,能为应用提供一个性能优良的、易于移植的控制器SJA1000,实现了对步进电机的控制.     

基于AMBA总线的DMA控制器IP核设计与分析

介绍了一种设计基于AMBA总线的DMA控制器IP核的方法。用硬件描述语言(VHDL)来设计实现挂接在AMBA AHB总线上的DMA控制器,并通过可编程逻辑器件(FPGA)完成对设计的验证,最终形成可复用的IP软核,用到ASIC或FPGA中。     

USB设备控制器IP Core的设计与实现

本文介绍一款USB设备控制器IPCORE的设计与实现。论文首先介绍了USB设备控制器的设计原理,模块划分及每个模块的功能。然后介绍了该IPCORE在ModelsimSE中的功能仿真及FPGA验证结果。     

并行接口控制器IP核设计

介绍了一种可在片上系统（SOC）使用的同时可与嵌入式微控制器或CPU配合工作的8位并行接口IP核的设计，并对其内部模块和工作方式的划分以及设计验证进行了讨论。     

系统控制器免费IP核的应用

设计复用是提高设计效率的有效方法,而IP核的使用是使设计复用得以进行的主要手段之一。由于IP核的开发成本高、价格昂贵,一些国际组织和个人致力于免费IP核的发展。如果使用得当,免费IP核可以成为电路设计人员的宝贵资源。本文以系统控制器的免费IP核为例,介绍了如何正确使用免费的IP核,本文使用的免费资源来自于Opencores组织。     

Research of Intelligent Circuit Breaker Controller Based on CAN Bus

I. INTRODUCTION The circuit breaker is an important device in electric power distributing and circuit protection, which can protect electric distributing system, electric load system and overload, short circuit, unidirectional earthing and under-voltage that happen to apparatus. So the circuit breaker can avoid or reduce loss of electric system and apparatus. The tradition low-voltage circuit breaker adopt electromagnetic and thermo-electrical release, which has some shortages such as lon…     

基于IP核的智能CAN设备设计与实现

针对目前基于Asic处理器智能设备存在的不足.开发出一种基于IP核的智能CAN设备;主要利用NIOSII固核处理器IP核、CAN总线IP核、PCI总线IP核,在SOPC集成环境及其它IDE环境中实现系统集成和定制,完成了NiosII处理器系统集成如主处理器、Cache、片内ROM/RAM、片外SRAM和FLASH资源等;Wishbone总线到Avalon总线的桥接;基于DPRAM的智能接几数据交换单元等,并完成设备的驱动及应用软件开发;在500kbps波特率和8字节数据位条件下,对该设备的CAN总线性能进行了实测,结果表明其性能高且灵活可靠.