基于复杂可编程逻辑器件的DRAM控制器的设计与实现

本文介绍了一种用复杂可编程逻辑器件（CPLD）设计DRAM控制器的设计方法,并采用VHDL语言编程实现。     

用PowerPC860实现FPGA配置

介绍如何用PowerPc860(MPC860)进行FPGA（Xilinx的Virtex-II系列）的配置，给出进行PFGA配置所需的详细时序图和原理图。本配置基本原理对其它FPGA的配置也适用。     

基于PCI总线的CCD数字相机实时采集系统的设计与实现

针对CCD技术应用中图像数据量大和图像实时处理的需求,提出了一种基于PCI总线的CCD数字相机实时采集系统的设计方法.系统采用高速PCI接口芯片,结合FIFO和CPLD逻辑电路,实现了CCD相机与PCI总线间的高速数据实时传输,很好地解决了计算机与外部设备进行高速、大数据量数据传输的难题.     

VXI接口控制器的设计与实现

主要描述了如何ISP器件设计VXI接口控制器，给出了用VHDL语言对整个设计进行描述的方法。     

FPGA模拟MBUS总线的实现

讨论了利用FPGA工具实现MBUS总线的原理、方法，以实际操作介绍了FPGA设计流程，并给出FPGA常用设计技巧。     

CPLD的液晶控制器设计

由于低成本和高灵活性,CPLD被广泛应用于中小规模数字系统的设计。采用XC95216设计了一个液晶控制器,由该控制器对AT056TN04液晶模块进行读写和显示等进行控制。与通用的液晶显示控制器相比,该控制器具有使用灵活和方便修改的优点,能较好地满足人机交互界面设计方面的特殊要求。     

基于PCI总线的通用高速数据采集卡的实现

本文介绍了一种基于PCI总线,利用S5933 PCI控制器和ALTERA可编程逻辑器件设计的通用高速数据采集卡。对PCI总线,S5933 PCI控制器以及采集卡的软、硬件设计作了说明,并给出了测试结果。     

基于CPLD的USB总线的隔离接口实现

本文详细介绍了USB总线的光隔离接口的隔离原理、硬件组成及控制程序的设计.该实现方案采用先进的高速光隔离技术和CPLD控制技术,对基于USB的测试与测量的设备、人体起保护作用并保持数据信号的完整性.     

高性能导航计算机的ARINC 429总线通讯研究与实现

针对现代导航系统的需要,设计并实现了一种基于TMS320C6713和SC28L198的新型高性能导航计算机,该系统集成了高精度AD采集、8路异步串口通讯以及ARINC 429通讯等多源数据采集通讯功能;重点阐述了ARINC429总线通讯模块的实现方法,详尽分析了中断响应的时序处理,通过对中断信号的判断与处理,利用CPLD实现了429模块4收2发的全双工通讯;该导航系统经过检验,可完整实时的收发数据,减轻了DSP的通讯负担,提高了系统的运行效率;该系统已经在某型无人机半物理仿真导航系统中得到成功应用.     

基于PCI总线的开放性接口设计

采用可编程逻辑器件CPLD,分四个模块--控制寄存器模块、PCI控制器状态机模块、SRAM控制器模块和仲裁器模块,分别完成通信并解析PCI总线、PCI状态的控制和翻转、负责SRAM接口数据的读写与数据交换、PCI设备的仲裁机制等来实现PCI接口,可连接各种PCI接口的现场通信卡,提高了系统的开放性.     

FPGA片上PowerPC系统设计

针对星载合成孔径雷达数据压缩器接口非标准、功能测试复杂的特点,文中采用了嵌入式片上系统的思想开发了一种新型的辅助数据测试仪;该系统利用嵌入在FPGA中的PowerPC405处理器硬核完成数据传送功能,大大提高了系统集成度;利用FPGA的逻辑单元搭建存储器和外设控制器,从而提高了设计的灵活性;其应用结果表明系统数据传输稳定、可靠,并且可增加更多外设控制器以扩充辅助数据测试仪的功能,因而可移植性强.     

CAN总线控制器IP核设计实现

CAN总线是一种成熟的串行通信总线,它具有可靠性高、稳定性好、抗干扰能力强、通信速率高、维护成本低、实时性强、很好的开放性及数据兼容性等优点。CAN总线这些众多的优点使其广泛应用于工业自动化控制等领域。其应用的广泛性则进一步对CAN总线IP提出了需求。同时以IP实现的CAN总线控制器所具有的通用处理器访问接口,良好的可移植性等优点使其可以集成于各种嵌入式SoC设计中。文中从CAN总线的规范和特点出发,提出了CAN总线控制器IP核的特点并定义了其功能,采用Verilog语言设计实现了CAN总线控制器IP核的功能,最后通过仿真和FPGA原型验证,证明了设计实现的正确性。目前CAN总线控制器IP核已经应用于SOPC和SoC的嵌入式应用设计中。     

UnixWare虚存管理在PowerPC机器上的实现

本文在深入分析ＵｎｉｘＷａｒｅ２．０虚存管理的基础上，在ＰｏｗｅｒＰＣ６０４机器上设计了虚存管理移植方案。     

TMS320C6211与PCI控制芯片的接口设计

针对数字图像处理要求运算量大,实时性强的特点,设计基于PCI总线的DSP(数字信号处理器)图像处理卡可以快速实现各种图像算法,而PCI接口控制芯片与DSP之间的通信是该方法的焦点,在介绍PCI接口控制芯片AMCCS5933和TMS320C6211的主机通信接口(HPI）基础上,分析了二者之间的接口逻辑,并利用CPLD实现。实验结果表明,成功地解决了TMS320C6211与AMCCS5933之间的通信接口,满足了图像传输速度的要求。     

基于PowerPC的高精度定时器设计与实现

实时系统中定时器的精度直接影响到任务的及时响应和正确执行。普通嵌入式Linux的定时精度较低,无法满足实时需求。通过对高精度定时器的研究,针对PowerPC平台硬件特点实现一种高精度定时器,同时提出基于PowerPC平台的高精度定时器框架,易于进行移植。测试结果表明,改进后的定时器定时精度和延迟时间都达到微秒级,为系统中实时任务的正确执行提供了必要条件。     

变结构容错总线控制器余度管理算法设计

随着航空航天的数字化发展需求,1553B总线在控制系统中的应用越来越多,为了满足航空航天高可靠性、高安全性的要求,针对一种自主式变结构容错总线控制器硬件容错机制,利用同步、数据交叉链路通信、输出信息表决和系统重构等方法,设计了一种架构统一的嵌入式容错管理控制算法,从而实现总线控制器在可恢复故障情况下的自主式系统重构.试验结果表明所提出的软件算法运行可靠稳定,满足工程应用需求,具有良好的应用前景.     

基于ARM&CPLD分立器件测试主机总线控制器

本文介绍了一种基于ARM微处理器S3C44B0X和CPLD的分立器件测试主机系统总线控制器,此控制器用在基于总线架构的半导体分立器件测试系统中。在分析了半导体分立器件测试系统的组成、S3C44B0X的总线特点及测试系统对测试主机系统总线性能要求后,通过CPLD的内部逻辑设计和相应的总线操作程序,完成了测试主机系统总线控制器的设计。     

基于公交场站管理的超高频射频识别系统的设计与实现

基于公交场站管理的超高频射频识别系统是以LPC2378为主控单元,它可以对公交场站中车辆的进出状态进行自动识别,并使用无线传输将车辆的详细信息回传远端服务器,通过对车辆详细信息的处理,实现对公交场站的管理。本文详细介绍系统的硬件和软件设计,并完成了软硬件的开发。     

基于PCI总线的CAN总线通信适配器的设计与实现

本首先介绍了PCI总线控制器AMCC S5920与CAN总线通信控制器的80256的工作原理,并在此基础上比较详细地给出了PCI总线与CAN总线通信控制器接口的硬件与软件实现方法。     

面向内存访问性能优化的总线仲裁方法

访存交易的处理顺序对内存访问的性能有重要影响.同一个SoC设备发出的多个未决交易往往地址连续且读写类型相同.然而,传统的总线仲裁方法导致各个设备发出的未决交易序列交错地发送至内存控制器,而内存控制器访存调度的范围有限,最终导致此类序列通常无法连续地访问内存.为解决此问题,提出一种新型的总线仲裁方法CGH,该方法利用SoC设备通信行为的特征,通过识别同一个SoC设备发出的、行地址和读写类型相同的未决交易序列并让其连续获得仲裁授权,减少内存切换行地址和读写类型的次数;同时,在选择将要授权的未决交易序列时,优先考虑行地址和读写类型与最近授权交易相同的申请,进一步提高访存效率.将CGH仲裁方法应用至北大众志-SKSoC后,系统访存性能提高了21.37%,而总线面积仅增加2.83%.此外,由于行地址切换次数减少,内存的能耗也降低了15.15%.