共查询到10条相似文献,搜索用时 15 毫秒
1.
2.
基于直流电流电压(DCIV)理论和界面陷阱能级U型对称分布模型,可以获取硅界面陷阱在禁带中的分布,即利用沟道界面陷阱引起的界面复合电流与不同源/漏-体正偏电压(Vpn)的函数关系,求出对应每个Vpn的有效界面陷阱面密度(Neff),通过Neff函数与求出的每个Neff值作最小二乘拟合,将拟合参数代入界面陷阱能级密度(DIT)函数式,作出DIT的本征分布图.分别对部分耗尽的nMOS/SOI和pMOS/SOI器件进行测试,得到了预期的界面复合电流曲线,并给出了器件界面陷阱能级密度的U型分布图.结果表明,两种器件在禁带中央附近的陷阱能级密度量级均为109 cm-2·eV-1,而远离禁带中央的陷阱能级密度量级为1011 cm-2·eV-1. 相似文献
3.
4.
本文完成了热载流子诱生MOSFET/SOI界面陷阱正向栅控二极管技术表征的实验研究。正向栅控二极管技术简单、准确,可以直接测得热载流子诱生的平均界面陷阱密度,从而表征器件的抗热载流子特性。实验结果表明:通过体接触方式测得的MOSFET/SOI栅控二级管R-G电流峰可以直接给出诱生的界面陷阱密度。抽取出来的热载流子诱生界面陷阱密度与累积应力时间呈幂指数关系,指数因子约为0.787。 相似文献
5.
6.
通过数值模拟手段,用归一化的方法研究了界面陷阱、硅膜厚度和沟道掺杂浓度对R-G电流大小的影响规律.结果表明:无论在FD还是在PD SOI MOS器件中,界面陷阱密度是决定R-G电流峰值的主要因素,硅膜厚度和沟道掺杂浓度的影响却因器件的类型而异.为了精确地用R-G电流峰值确定界面陷阱的大小,器件参数的影响也必须包括在模型之中. 相似文献
7.
8.
9.
利用基于复合理论的直流电流电压法,提取SOI器件背栅界面陷阱密度。给出了具体的测试原理,以0.13 μm SOI工艺制造的部分耗尽NMOS和PMOS器件为测试对象,分别对两种器件的背界面复合电流进行测试。将实验得到的界面复合电流值与理论公式作最小二乘拟合,不仅可以获得背界面陷阱密度,还可以得到界面陷阱密度所在的等效能级。结果表明,采用智能剥离技术制备的SOI器件的背界面陷阱密度量级均为1010cm-2,但NMOS器件的背界面陷阱密度略大于PMOS器件,并给出了界面陷阱密度所在的等效能级。 相似文献