半导体器件与工艺综合

利用器件与工艺综合的思想,开发出自顶向下的新的器件和工艺设计方法,实现了该设计方法的MOSPAD软件,并利用MOSPAD系统做出了一定的综合结果. 做出了关于器件与工艺综合的两个实例,即对FIB器件的器件综合和对阱形成工艺模块进行的工艺综合,并证明了自顶向下的器件与工艺综合思想的可行性.     

工艺综合与响应表面法的应用

工艺综合是一种自顶向下的工艺、器件设计方法.MOSPAD软件系统是基于工艺综合的思想开发的工艺与器件辅助设计工具.本文通过使用MOSPAD系统,对工艺改进中的实际问题采用工艺综合的方法,确定正确的工艺条件.在工艺综合系统中使用响应表面法加快其综合的速度,并利用响应表面模型以分析工艺窗口造成的灵敏度问题.     

工艺综合及其在MOSFET和双极器件中的应用

工艺综合是一种自顶向下的工艺、器件设计方法。文章通过应用于MoS器件和双极型器件的工艺与器件设计，介绍工艺综合并验证工艺综合思想；介绍了基于工艺综合开发的MO-SPAD软件系统。在工艺综合系统中，使用响应表面法可加速综合的速度。     

基于MSI器件的数字密码锁的设计

基于MSI、SSI器件的电子系统的设计在电子技术飞速发展的今天还占有一席之地。但是这种传统的设计方法发展至今已在自底向上的设计思想中融入了自顶向下的设计思想。采用了自顶向下的设计思想,结合现有的MSI器件,设计出了高可靠性、高性价比的数字密码锁。     

基于FPGA与MSC-51的出租车计费系统设计

给出了利用VHDL硬件描述语言并采用自顶向下的方法和QuartusⅡ5.0开发平台在复杂可编程逻辑器件FPGA中实现出租车计费系统的设计方法.该设计利用了单片机丰富的I/O口和FPGA模块化的设计来为系统功能的实现提供了广阔的空间和便利.     

基于FPGA的数字解扩解调模块设计及实现

提出了一种适用于直扩通信系统的解调解扩模块.分析了该电路的基本原理及其实现技术,详细讨论了各电路模块的设计实现方法,并采用自顶向下和模块化的设计思想,利用Verilog语言,通过仿真和综合,最后在FPGA上硬件实现.给出了电路实现后的仿真结果及RTL图,结果表明该环路性能优良,能够达到项目的设计指标要求,对工程设计有一定的参考价值.     

基于FPGA的直接数字频率合成器设计

本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。     

改进的用于半导体器件综合系统的遗传算法

本文对应用于器件综合系统的遗传算法GENOCOP进行了改进.将实数设计空间根据参数的工艺精度影响转换为整型空间,并加入适应性复合算子利用已经得到的点来扩展和开发准可行空间.使其保持有效搜索到可行解的特性的同时,在同等的算法设置下,提高了对可行空间的覆盖率(约2.87倍),可以帮助设计人员更有效的设计可工作的器件.     

应用遗传算法实现MOS器件综合

研究了将遗传算法应用于器件综合问题,针对参数化的器件空间设计了相应的适应度函数和遗传算子,可用来得到器件的可行设计空间及研究参数对器件性能的影响.对FIBMOS器件的综合设计研究结果显示了本方法的有效性.     

利用FPGA设计IPv4/IPv6协议转换网关的研究

提出了基于FPGA器件实现IPv4/IPv6地址协议转换网关的新方法.基于自顶向下的设计思想,采用原理图和VHDL语言相结合的设计方法,在单片FPGA器件上实现该系统.仿真和实验表明,该系统具有千兆线速转发、可扩展、低时延、系统片上集成等特点,在性能上比现有方案有大幅度提高.