一种敏感的MOSFET ESD潜在损伤检测方法

MOSFET ESD潜在损伤的有效检测一直是一个难以解决的问题.实验对比发现,MOSFET沟道电流的1/f噪声比传统的电参数更能敏感地反映栅氧化层中ESD潜在损伤的情况.在相同的静电应力条件下,1/f噪声的变化要比常规电参数敏感的多,其功率谱幅度的相对变化量比跨导的最大相对退化量大6倍以上,因此可以作为 MOSFET ESD潜在损伤的一种敏感的检测方法.在给出实验结果的同时,对这一敏感性的机理进行了较深入的分析.     

MOSFET抗辐照能力预测方法

基于金属-氧化物-半导体场效应晶体管(MOSFET)噪声的载流子数涨落和迁移率涨落理论,建立起MOSFET抗辐照能力预测模型.利用该模型,可较好地通过辐照前的1/f噪声参量,预测辐照后分别由氧化层陷阱和界面陷阱诱使阈值电压漂移的情况.模型模拟结果与实际测量结果符合良好,验证了预测模型的正确性,并为工程应用提供MOSFET抗辐照能力预测方法.     

MOSFET抗辐照能力预测方法

基于金属-氧化物-半导体场效应晶体管(MOSFET)噪声的载流子数涨落和迁移率涨落理论,建立起MOSFET抗辐照能力预测模型.利用该模型,可较好地通过辐照前的1/f噪声参量,预测辐照后分别由氧化层陷阱和界面陷阱诱使阈值电压漂移的情况.模型模拟结果与实际测量结果符合良好,验证了预测模型的正确性,并为工程应用提供MOSFET抗辐照能力预测方法.     

先进MOSFET中1/f噪声研究进展

全面综述了先进金属氧化物半导体场效应晶体管(MOSFET)的1/f噪声研究进展.界面态、器件结构、材料缺陷、量子效应等诸多因素均会影响1/f噪声.随着工艺尺寸的持续缩小和高k介质材料的应用,以及热载流子效应、辐照损伤等因素的影响,MOSFET的1/f噪声起源问题一直是学术界具有较大分歧和争议的课题.只有澄清了1/f噪声...     

用1／f噪声表征MOSFET的负温偏不稳定性

负温偏不稳定性是ＭＯＳ顺件最重要的可靠问题之一。本文实验上发现ＭＯＳＦＥＴ的Ａ／ｆ噪声与其负温偏不稳定性相关，初始１／ｆ噪声谱密度正比于负温偏应力下的跨导退化量。     

一种适用于低频小信号检测的放大电路

针对微传感器输出的低频小信号,提出了一种基于“调制-放大-解调”思路的放大电路。该电路利用乘法器将输入信号调制至高频段放大,可以显著降低电路的低频噪声影响。相较于目前常用的斩波放大器,该电路可以克服时钟同步困难以及低频谐波分量干扰较大的缺点。该电路基于CSMC 0.5 μm Mixed Signal工艺设计,仿真结果显示,在5 V的工作电压下,可实现100倍以上放大,1/f噪声得到有效抑制。     

基于界面材料损伤的晶体管辐射噪声表征模型

在双极晶体管界面材料辐照损伤机理及缺陷产生微观机制分析的基础上,结合缺陷与电参量及1/f噪声参量之间的关系,建立了辐照损伤的1/f噪声模型.通过讨论噪声与晶体管可靠性之间的关系,探讨所建立的噪声模型用于双极晶体管辐射表征的方法的可靠性.结果表明此方法为晶体管的可靠性筛选,提供了理论依据.     

MOSFET1/f噪声相似性的子波鉴别方法

基于傅里叶分析的功率谱密度只能反映1/f噪声的整体频率特性,子波变换模极大值能够反映1/f噪声的奇异性和非规整性,而后者才是1/f噪声最本质的特征所在.本文将这一特性用于MOSFET 1/f噪声的相似性分析.从子波变换模极大值匹配原理出发,定义了一个1/f噪声的相似系数,利用它对不同形成机制、不同微观缺陷状态、不同偏置应力作用下的MOSFET 1/f噪声进行了相似性分析,发现它可作为鉴别1/f噪声的物理起源,分析1/f噪声的微观动力学机制,筛选有潜在缺陷或损伤的MOS器件的有效手段.     

A novel power-clamp assisted complementary MOSFET for robust ESD protection

A novel power-clamp assisted complementary MOSFET (PCACMOS), modified from traditional gate-coupled complementary MOSFET (GCCMOS), is proposed for high robust ESD (Electrostatic discharge) protection application. The power-clamp achieves by RC-NMOS and designs by Spice simulation. The comprehensive performance of the protection schemes are evaluated by the figure of merit (FOM). Compared with traditional gate-coupled MOSFET (GCCMOS) protection scheme, the power-clamp assisted complementary MOSFET (PCACMOS) protection scheme has a similar turn-on speed but higher FOM.     

ESD应力下n阱扩散电阻的潜在损伤

电阻在静电放电(Electrostatic Discharge,ESD)保护电路中,起隔离和分压的作用。利用传输线脉冲(Transmission Line Pulsing,TLP)测试系统,在宽度为100ns的脉冲作用下,研究了n阱扩散电阻在ESD应力下的工作特性。结果表明,n阱扩散电阻在发生初次瞬态击穿(瞬态击穿电压79.0V,瞬态击穿电流1.97A)后,由于阳极n+-n结构被破坏,内部结构已经出现潜在损伤,不再具备隔离和分压的作用。     

一种新型的YSZ栅MOS氧传感器及其响应机理

ＹＳＺ栅ＭＯＳ氧传感器是一种新型的氧敏器件，它是通过在场效应晶体管的绝缘栅上沉积一薄层ＹＳＺ制成。本文介绍这种传感器的响应机理，讨论ＹＳＺ固体电解质的晶体结构对电导率的影响，给出微观分析结果和对时间的迅速响应特性。     

改善功率MOSFET器件UIS测试能力的方法

介绍了功率MOSFET器件的UIS（非钳位感应开关）测试原理及重要性,通过实际案例,解释UIS与产品质量之间相互关系,分析影响UIS能力的因素,提出改善功率MOSFET器件的3种方法,即改善contact工艺、减小RR,改变设计。实际案例中的两种MOSFET器件A和B应用了这3种方法的组合,使功率MOSFET器件的UIS能力和测试合格率有了很大的提升。     

A MOSFET power supply clamp with feedback enhanced triggering for ESD protection in advanced CMOS technologies

A novel power supply protection clamp is presented which incorporates feedback techniques to improve ESD and normal operational mode behavior. The design uses a short duration RC trigger, which enables the clamp to tolerate very fast power supply ramp rates and exhibit reduced area and leakage. The design is built in a 90 nm CMOS technology with fully salicided source/drain regions.     

A Simple Technique for Enhancing the Hypothesis Testing Capability of Devices Sensitive to Phase in the Presence of Narrow-Band Normal Noise

A new statistic is described for hypothesis testing on phase in the presence of narrow-band normal noise when the true phase, itself, is a nonuniformly distributed random variable. Comparisons are made with the more standard direct techniques.     

一种精确测量MOSFET晶圆导通电阻的方法

导通电阻的准确测量是低导通电阻MOSFET晶圆测试中的一个难点。要实现毫欧级导通电阻的测试,必须用开尔文测试法;但实际的MOSFET晶圆表面只有两个电极(G、S),另外一个电极(D)在圆片的背面,通常只能将开尔文的短接点接在承载圆片的吸盘边缘,无法做到真正的开尔文连接,由于吸盘接触电阻无法补偿而且变化没有规律,导致导通电阻无法精确测量。介绍了一种借用临近管芯实现真正开尔文测试的方法,可以实现MOSFET晶圆毫欧级导通电阻准确稳定的测量。     

A Robust Novel Technique for SPICE Simulation of ESD Snap-back Characteristics

This paper presents a robust and novel technique for the circuit simulation of ESD （ElectroStatic discharge） snap-back characteristics. A new linearization scheme by introducing current as independent variable for the avalanche current model in ESD evaluation shows a good convergence behavior during ESD stress simulation. This technique is compatible with the traditional circuit simulator based on the Modified nodal analysis （MNA） like SPICE. We have implemented the well known Amerasekera＇s ESD MOSFET model in SPICE3fS. The commonly used ESD protection configurations such as GGNMOS （Gate-grounded NMOS） and GCNMOS （Gatecoupled NMOS） are simulated and the simulation results demonstrated the good convergence behavior of this new technique.